L
lahrach
Guest
hello lahat, Somme ulit ang ilang mga vhdl code ay nakasulat nang walang mga library tulad ng sa ntity b01 ay port (line1: sa bit; end b01; architecture BEHAV ng b01 ay end BEHAV; isang tao ay maaaring ipaliwanag sa akin kung bakit ito ay hindi kinakailangan sa writre library ieee; gamitin ieee . std_logic_1164.all; salamat muli