J
jsnsatyam
Guest
Hello Lahat, Mayroon akong isang query tungkol sa decap cell cell na ginamit @ 65nm at sa ibaba ng teknolohiya. Say maaaring cross kaisa decap, gated decap, makapal oksido decap? 1) Ngunit kahit sino ay maaaring sabihin sa akin kung aling mga decap cell kasalukuyan ay ginagamit habang pagdisenyo at ginagamit sa VLSI Pisikal na Disenyo daloy sa pamamagitan ng ang P & R kasangkapan tulad ng IC tagatala o makatagpo? 2) Kung ang anumang isa ay maaaring maglakip ng pagsuporta sa igos ng eskematiko layout ng decap cell at kung paano nito konektado sa P & R tool pagkatapos ay ito ay mas kapaki-pakinabang masyadong. 3) Sa likod dulo ng daloy, pagpapasok decap cell mangyayari sa kung ano ang yugto? Means ba ito tapos habang ginagawa floorplanning / pagpaplano ng kapangyarihan o ito na ang isang beses timing ay freezed sa pagkatapos ng routing sa p & r tool pagkatapos ay isang lugar ng mga cell decap na ito. Naiistorbo lito naghahanap ng higit sa mga kaya maraming mga dokumento na makukuha sa internet! Tamang paggabay ay tunay appreciated. Salamat Sa Advance, JSNSATYAM