tulong kailangan .. coding pir filter sa Verilog

[mona_c]

Kumusta sa lahat pag-asa ang lahat ng u njoying sa ur pinakamahusay na! na rin ima bagong miyembro dito & bago sa VLSI pati na rin .. im paggawa ng isang proyekto sa Verilog is pagpapatupad ng direct form pir filter sa Verilog. kailangan i tulong sa synchronize ang pagsa-sample ng panahon ng ADC sa na ng orasan verilog code ..... im ngunit hindi kayang gawin ito .. maaaring isa sa kahit na anong tulong ako dito .. thanx in advance ingat bye Mona

 

[echo47]

Puwede ninyo bang sabihin sa amin ang nalalaman tungkol sa iyong ADC at orasan, at kung bakit ka nahihirapan? Ang mga karaniwang pamamaraan ay upang mag-disenyo ng isa timing sequencer na kontrol ng parehong pir filter at ang ADC, kaya wala kayong ganap na kontrol ng lahat.

 

[mona_c]

[Quote = echo47] Puwede ninyo bang sabihin sa amin ang nalalaman tungkol sa iyong ADC at orasan, at kung bakit ka nahihirapan? Ang mga karaniwang pamamaraan ay upang mag-disenyo ng isa timing sequencer na kontrol ng parehong pir filter at ang ADC, kaya wala kayong ganap na kontrol ng lahat. [/Quote] Hi na rin ... im paggawa ng ito ng isang lill naiiba ...... ADC ay nai-conded sa Matlab .... & Ang na digitize signal ay ginagamit sa pamamagitan ng Verilog code ..... im pagkuha ng output .. pero thats hindi hanggang sa markahan ..... kaya hulaan ko na kailangan kong ayusin ang orasan ng verilog code ..... kung u kailangan pagkatapos ay maaaring i-attach ang mga file dito ... o maaari mail sa u .... thanx ingat bye Mona

 

[GroundCtrl]

Unang u kailangang gawin pagkatapos u simula ng iyong bagong VLSI disenyo ay sa paghahanap sa huling solusyon ng iyong problema sa Xilinx at Altera site) Mayroong ilang mga Verilog mga halimbawa ng mga pir sa Xilinx site.

 

[mona_c]

hey i na nakita mga site na ito .. ngunit prob ay may i sa code nito sa behavoural antas sa aking sariling ...... hindi sa sistema ng verilog ... o may lrms & lahat ng maaari u onw anumang makakatulong sa akin .. plzzzz bye ingat Mona

 

[nijMcnij]

hello, maaari mong mangyaring point out kung saan mismo sa website Xilinx ang code verilog halimbawa para sa filter RTL pagpapatupad ay matatagpuan. link ng isang ay lubos na appreciated maraming salamat

 

[vleminh]

hi lahat ng mga kaibigan! hi nijMcnij maaari mong post link ng mga site xilinx para sa akin? Ako ay ipatupad ang disenyo pir at iir gamit verilog. mangyaring tulong. salamat

 [url] [/url]