synthesis ulat doubts

E

energeticdin

Guest
Hi,

Mangyaring linawin,

1.Mula sa mga sumusunod na lugar synthesis ulat, paano namin malaman ang paltik sumalampak gate count.
Hal:Bilang ng mga "ports: 601
Bilang ng mga nets: 1387
Bilang ng mga cell: 92
Bilang ng mga sanggunian: 17

Combinational area: 85900.859375
Noncombinational area: 65242.964844
Net magkabit area: 1863876.375000

Dahil hindi combinational ay kasama na ang, [Flipflop, latches, rams]
Paano makahanap lamang paltik sumalampak gate count.

Mangyaring ipagbigay-alam sa akin

2.Combinational area: 85900.859375
Noncombinational area: 65242.964844
Net magkabit area: hindi naipalilawanag.

Total na lugar: natukoy.

Ano ang maaaring maging dahilan.Bakit ang mga lugar ay hindi maliwanag?

Kung ang silid-aklatan na ito ay hindi modeled maayos

Dinesh

 
Para sa mga q2 - ikaw ay hindi maaaring magtakda ng isang wireload modelo.

 
Maaari kang bumuo ng mula sa synopsys DC ang isang detalyadong ulat tungkol sa gaano karaming mga flip flops at kung anong uri ng mga flip flops ay ginagamit sa iyong disenyo.Kasama ang impormasyon sa itaas, ikaw ay hindi na talagang sabihin kung gaano karaming mga flip flops ay naroroon sa iyong disenyo.Iyon ay purong hulaan.

Kung kami ay malaman na ikaw ay may Dont anylatches at RAM's, u maaari kumuha ang pitik pitik count ng naghahati ang kabuuang hindi combinational lugar na may mga pangunahing paltik sumalampak lugar na kung saan ay magagamit mula sa library.

Ay maaaring u maaari gumamit report_hierarchy command sa DC.

Gusto mong marinig more comments sa mga ito, kung ang iba ay may anumang mga bagong diskarte!

 
Hi All,

One More query,

KUNG tayo ay constraining lugar sa synthesis kasangkapan,
ibig sabihin, i-set ang pinakamataas na lugar 0

Pagkatapos ay kung ano ang kasangkapan ay gawin?

Kung kasangkapan ilagay more pagsisikap na-optimize ang lugar o dagdagan ang magpatakbo ng oras?

Ano ang tungkol sa pagsisikap na kasangkapan?

Dinesh

 
kapag ikaw ay naka-set max_area sa 0, ako hulaan kasangkapan ay hindi ilagay ANUMANG pagsisikap sa pag-optimize ng isang lugar ..kasangkapan ay magiging libre sa kumuha ng mas maraming lugar na ito ay upang matugunan ang mga kinakailangan timing ..

 
am sorry jaydip, ako ay sumasang-ayon sa kaugalian u,,, sa pangkalahatan naming panatilihin ang pinakamataas na lugar pagpilit 0 at din bigyan tiyempo sa pamamagitan ng pagpilit specifiying orasan panahon at mga i / o, ang, sa ganitong paraan din kasangkapan ay subukan upang matugunan ang tiyempo at ito rin ay gumanap ng optimizations para pagbutihin ang lugar ng nos

 
hi,

na malaman ang listahan ng mga paltik sumalampak count lamang gamitin ito
sizeof_collection [all_registers]

tanong 2: tungkol set_max_area 0
Ito ay isang lugar na pagpilit kayo ay nagbibigay sa mga kasangkapan, na nagsasabi na ako na kailangan ng isang lugar optimized disenyo, kaya kasangkapan ay nagtatrabaho sa mga lugar na pagsisikap din.

malugod na pagbati,

chipdesign madaling ginawa

http://www.vlsichipdesign.com

 
Hi,

I-check ang website na ito:
http://asicdigitaldesign.wordpress.com/2008/08/24/max-area-0/

Ito tunay tunay nakapagtuturo at ang isa sa aking mga fav ASIC's website.Tamasahin.

-no_mad

 
You must log in or register to reply here.

Welcome to EDABoard.com

Sponsor

Back
Top