solong opamp kabayaran

[020170]

hi

huling gabi ko na dinisenyo ganap na kaugalian nakatiklop-cascode amp sa Unit makakuha ng dalas 500Mhz

(1p kapasitor-load)

ngunit ito mahirap phase margin.kaya tingin ko circuit na ito ay kinakailangan upang bayaran.

ngunit ito ay bahagi balangkas ay kaya kakaiba.at hindi ko maintindihan kung paano magbayad opamp.

Sa Edaboard, natagpuan ko ang pdf - libro ay may label na "ang kabayaran tutorial"

ngunit ito ay hindi praktikal.Mayroon bang kahit sino na may kabayaran tip o mabuting E-libro?

salamat.<img src="http://acdlab.net/kim/compensation.gif" border="0" alt="single opamp compensation" title="solong opamp kabayaran"/>

 

[pseudockb]

Puwede bang paki-post ang iyong eskematiko dito pati na rin?

 

[tsanlee]

May mga dobule poles sa iyong system.sa gayon ay mayroon ka lamang "HINDI" margin Phase.

Kailangan mo ba ng sa gayon malaking BW?
Ang output impedance ay kaya mataas na, dito magbuod ng isang poste.

 

[Vamsi Mocherla]

Mahalaga, ay ang Y-aksis right?Ibig sabihin ko ikaw ay may isang aksis Y kung saan ang mga tawag ng degree.Hindi sa tingin ko.Hindi ko naisip na may opamp na kung saan ay magiging sanhi ng isang 5 degree phase shift.

Pangalawa, mayroon kang ilagay ang mga pagpipilian sa bilang. OPTION maalis ang balot para sa kapirasong bahagi?Kung kayo ay nagawa ito, at pagkatapos maging dahilan ay dahil sa dalawang zeroes RHP at hindi ng maramihang mga poles.Ang problema sa disenyo ay maaaring dahil sa sizing ng cascode transistors na kung saan ay sa kasalukuyang natitiklop na dulo.Kaya, paki-verify sa kanila.

Bukod dito, mayroon na ginamit mo ang positive input para sa pagsubok ng amp dahil walang phase shift sa DC.Sigurado ka paggawa ng isang bukas na pagsubok loop?Kung iyon ang kaso, ang tunay na ikaw ay naghahanap ng maraming phase margin (na tingin ko ay sa tabi ng imposible sa mga frequency).

Mabait linawin sa akin sa mga bagay na ito.

 

[winsonpku]

Vamsi Mocherla wrote:

Mahalaga, ay ang Y-aksis right?
Ibig sabihin ko ikaw ay may isang aksis Y kung saan ang mga tawag ng degree.
Hindi sa tingin ko.
Hindi ko naisip na may opamp na kung saan ay magiging sanhi ng isang 5 degree phase shift.Pangalawa, mayroon kang ilagay ang mga pagpipilian sa bilang. OPTION maalis ang balot para sa kapirasong bahagi?
Kung kayo ay nagawa ito, at pagkatapos maging dahilan ay dahil sa dalawang zeroes RHP at hindi ng maramihang mga poles.
Ang problema sa disenyo ay maaaring dahil sa sizing ng cascode transistors na kung saan ay sa kasalukuyang natitiklop na dulo.
Kaya, paki-verify sa kanila.Bukod dito, mayroon na ginamit mo ang positive input para sa pagsubok ng amp dahil walang phase shift sa DC.
Sigurado ka paggawa ng isang bukas na pagsubok loop?
Kung iyon ang kaso, ang tunay na ikaw ay naghahanap ng maraming phase margin (na tingin ko ay sa tabi ng imposible sa mga frequency).Mabait linawin sa akin sa mga bagay na ito.

 

[020170]

tsanlee wrote:

May mga dobule poles sa iyong system.
sa gayon ay mayroon ka lamang "HINDI" margin Phase.Kailangan mo ba ng sa gayon malaking BW?

Ang output impedance ay kaya mataas na, dito magbuod ng isang poste.

 

[pseudockb]

Ang output impedance ng isang nakatiklop na-cascode ay hindi maaaring na mababa.Mo ba ang iyong DC biasing tama?

 

[winsonpku]

020,170 wrote:tsanlee wrote:

May mga dobule poles sa iyong system.
sa gayon ay mayroon ka lamang "HINDI" margin Phase.Kailangan mo ba ng sa gayon malaking BW?

Ang output impedance ay kaya mataas na, dito magbuod ng isang poste.

 

[020170]

mosfet lahat ay sa ilalim ng saturation.

sa huling mayroon akong isang solusyon.lahat ng tao thanks.