retiming

[vaf20]

hi
kung ano
ang tampok na ito sa pagbubuo tools?
gracias
Huling vaf20 on-edit sa pamamagitan ng 02 Okt 2004 9:09; edit 1 oras sa kabuuang

 

[cawan]

Retiming ay ang mekanismo na-optimize ang iyong fpga disenyo sa mga tuntunin ng tiyempo mga isyu tulad ng orasan hilig, lahi kondisyon, matumal at
iba pa

 

[vaf20]

hi muli
kung saan ang pagbubuo tools magkaroon ng tampok na ito
tnx

 

[tut]

Major (basahin ang lahat)

<img src="http://www.edaboard.com/images/smiles/icon_wink.gif" alt="Sa isang kisap-mata" border="0" />

ang pagbubuo ng mga kasangkapan tulad ng XST, Synplify Pro.suporta retiming ..

Excerpt mula sa Xilinx synthesis Technology (XST) User Guide ..

"Retiming ay isang pamamaraan na binubuo ng paglipat ng flip-flops
at sa buong latches lohika para sa layunin ng pagpapabuti ng tiyempo, at upang
pagdaragdag ng orasan frequency.Flip-sumalampak retiming ay maaaring alinman sa pasulong
o pabalik.Ipasa retiming ay lilipat ng isang set ng mga flip-flops na
ang input ng isang LUT sa isang solong pitik-sumalampak sa kanyang output.Pabalik
retiming ay lilipat ng isang pitik-sumalampak na sa output ng isang LUT sa isang hanay ng mga
flip-flops sa kanyang input.Flip-sumalampak retiming ay dagdagan ang
bilang ng mga flip-flops sa disenyo, at ito ay maaaring tanggalin ang ilan sa flip-flops.
Gayon pa man, ang pag-uugali ng mga disenyo ay mananatiling pareho.Lamang
tiyempo pagkaantala ay binago ...."

Excerpt Mula sa Synplify Pro User Guide ..

"syn_allow_retiming
Attribute; Xilinx at @ ltera.Ang syn_allow_retiming katangian nagtatakda
kung registers ay inilipat sa kabila kombinatoryal lohika upang mapabuti ang
pagganap sa Xilinx Virtex at @ ltera APEX, APEX II, FLEX10K, Excalibur,
at Merkuryo architectures ... "

Hope it helps ..

<img src="http://www.edaboard.com/images/smiles/icon_smile.gif" alt="Ngiti" border="0" />tut ..

 

[davyzhu]

Kung ikaw ay may panahon, i-check ang "VLSI DSP System" sa pamamagitan ng Parhi, ang isa sa mga libro
ng kabanata na pinangalanang "Retiming".

Retiming ay upang palitan ang lokasyon ng Delay Sangkap (D-FF) at hindi na baguhin ang tiyempo characristics ng circuit.

Sa tingin ko retiming ay kapaki-pakinabang kapag ang iyong chip kakulangan ng D-FF resoures, kung gumamit ka ng FPGA, ito ay maaaring walang kasaysayan (para sa FPGA ay kaya maraming D-FF

<img src="http://www.edaboard.com/images/smiles/icon_cool.gif" alt="Malamig" border="0" />

).

Paalam,

Davy Zhu