problema na may mataas na paglilipat ng data sa bilis

[mingyuexin]

Sinusubukan ko na magtrabaho sa komunikasyon sa pagitan ng dalawang lupon ng A at B bang mayroong FPGA, 440 piraso ng data ay dapat ilipat mula A to B sa 3 sa amin,
may tatlong linya para sa communication.In Bukod dito, may mga 8 Isang boards dapat communicated na may B simutaneously, gamitin ko DS coding maipadala,
na kung saan ay nagtatrabaho sa 200MHZ para sa mga komunikasyon ng isang A at B, ngunit kapag ito ay dumating sa komunikasyon ng 8 A at B, ito ay hindi gagana kahit sa 100MHZ, malamang na
ito ay dahil crosstalk.I hindi alam kung paano malutas ang problemang ito? Sinuman ay? Marahil Maaari ko bang baguhin ang paraan ng komunikasyon, ngunit solusyon ano pa
komunikasyon protocol na maari kong gamitin?Hindi ko magkaroon ng maraming karanasan tungkol sa disenyo ng FPGA, maaari kahit sino tumulong ako sa gawain na ito ang problema, ang anumang mga mungkahi
ay appreciated.
PS, Ang isang lupon ay naglalaman ng virtex2, board B ay naglalaman ng virtex4, kaya SERDES ay hindi angkop dito.
Ang isang lupon ay may lamang virtex2, wala pa ang processor.
board B ay may lamang virtex4, wala pa ang processor.

 

[mingyuexin]

ilang Supplements dito:
Walang data ay dapat ilipat mula sa B na A.
Gamitin ko LVDS para sa magkabit
Ko na lang ay ang mga pagsubok lamang sa board B, na nangangahulugan na nagpapadala ng B at B na natatanggap nito pabalik.
Para sa isang link, ito workes mapagkakatiwalaan.
Ngunit para sa higit sa isang link, ito ay hindi gumagana, ang mga natanggap na data ay wrong.when ko post kunwa sa questasim, higit sa isang link ng receiver na may di-kilalang state.even kung ako na mabawasan ang bilis na 100 MHz, ako hindi alam kung bakit.