pakikipanayam katanungan para sa layout ng disenyo

[mouzid]

Ako aaral layout. Ako ng paggawa ng aking unang inverter paggamit ng isang pmos at isang NMos transistr mula sa library. alam ko na ang bulk pmos ay may na konektado sa vdd, ang nmos bulk sa gnd. Iyon ay hindi malinaw para sa akin sa paghahasik larawan ang layout ng mga 2 transistors. Drawed ko ang layout ng inverter, ngunit ako dont malaman upang ikonekta ang bulk ng pmos at ang nmos. Mangyaring tulong.

 

[ljy4468]

Ang layout na programa ay dapat na birtuoso, & right green na lugar ay dapat na nwell rehiyon. Sa birtuoso, ang itim na background ay substrate. Kung gumamit ka ng p-substrate proseso, pagkatapos ang lahat ng background (black) na lugar ay p-sub. At ngayon, sa NMOS kaso, doon ay dapat na p + rehiyon para sa sub-tie. Kaya maaari mong gumuhit p + pagsasabog & contact sa p-sub malapit NMOS. At ikonekta na sa gnd. ito ay katawan bias para sa NMOS. Para sa PMOS kaso, dapat mong gumuhit n + pagsasabog & contact sa n-well rehiyon na malapit sa PMOS. At ikonekta na sa vdd. ito ay katawan bias para sa PMOS. (well-itali) Narito ang halimbawa. itaas na dako ay PMOS. Regards.

 

[AdvaRes]

Hi ljy4468, Ang iyong inverter ay hindi gagana. ako dont makita ang bulk koneksyon sa vdd at gnd. Hanapin sa mga larawan sa ibaba. Ito ay kumakatawan sa isang magandang inverter. Ko pinili ito mula sa http://www.eda.ncsu.edu/wiki/Tutorial:CDK_Layout_Tutorial

 

[ljy4468]

Ano ang pagkakaiba sa pagitan inyo & mine? Ang lamang ng iba't ibang bagay ko mahahanap ang-iyong gripo ay matatagpuan sa kaliwang bahagi-tapikin ang aking ay matatagpuan sa ibaba (NMOS), sa itaas (PMOS) Hindi ko maintindihan kung bakit hindi mo mahanap ang bulk koneksyon. At ako got ang Fab-sa ilang mga circuit sa itaas inverter, at Ito, siyempre, ay nagpapatakbo ng mabuti. Ituro kung ako mali,

 

[AdvaRes]

Siguro ako mali. sa tingin ko na ang iyong inverter ay hindi ginawa gamit birtuoso. Pagsasabog kulay ay iba kung ikukumpara sa mga pangalawang layout. Tungkol sa iyong gripo, nakikita ko ang mga ito up at down ngunit hindi ito ay dapat na malapit sa diffusions?

 

[ljy4468]

Ok, ako layouted sa birtuoso. Pero display.drf siguro iba mula sa iyo. Ang mga gumagamit ay maaaring baguhin ang kulay ng patong. At gripo at pagsasabog ay dapat na magkaroon ng isang maliit na clearance ayon sa aking disenyo ng tuntunin. Gayundin, sa ilang proseso, na maaaring katabi bilang iyong layout. Regards.

 

[myhaqita]

kaya nangangahulugan na ang bantay-band na binubuo ng n + layer (para sa PMOS) ay din isaalang-alang bilang mga bulk? kaya ako ay maaaring konektado sa guardband sa vdd rito? pa rin ito bigyan ang parehong bilang ng koneksyon sa iyo rito? i am bagong designer .. thanks

 

[keith1200rs]

[Quote = AdvaRes] Hi ljy4468, Ang iyong inverter ay hindi gagana. ako dont makita ang bulk koneksyon sa vdd at gnd. [/Quote] Mukhang pagmultahin sa akin! Keith