Pagsusulat testbench sa verilog o e wika?

Mas gusto ko ang opinyon ng take_care00. Upang harangan ang antas, verilog maaari gawin na rin, pa sa system antas ng mga malalaking antas, ang e ay mas malakas na
 
Tulad ng aliw-iw ay nakuha Verisity at doon ay isang malakas na bulung-bulungan na "e wika" ay hunhon bilang IEEE standard para sa pagpapatotoo, ang prospets ng e batay pagpapatotoo Mukhang mataas.
 
Dapat mong gamitin E, ito ay din mabilis para harangan sa antas ng pagpapatunay.
 
ang verilog platform ay karaniwan, ngunit maaaring maging ito ay hindi ang pinakamainam para sa iyo na disenyo
 
E ay mabuti. Ito ay dinisenyo upang maging isang pagpapatunay na wika. at magkaroon ng isang mahusay na suporta mula sa verisity.
 
kung mayroon kang isang E dalubhasa sa iyong koponan, maaari kang pumili E, kung hindi man, gamit ang iba. E ay masyadong mahirap na malaman, lalo na walang nakaranas engineer mentoring sa iyo.
 
Dapat 'e' wika kung maaari mo lamang pumili mula sa 'e' at verilog. 'E' ay may maraming mga mahusay na mga tampok para bagang natagpuan sa verilog.
 
Talagang pinili E, hindi bababa sa ikaw ay may pagkakataon na pag-aaral ng bagong mga kawani
 
Mayroong palaging maraming mga approach na i-verify ang anumang disenyo. Ito talagang depende sa kung anong uri ng disenyo gawin u ay may at kung ano ang antas ng pagpapatotoo ay inaasahan na maging tapos na. 1. Ipaloob sa ikaw ay may maliit na disenyo na may at maraming kontrol lohika at mas kaunting data path, Gusto ko iminumungkahi mong gamitin ang ilang mga tool tulad ng aliw-iw IFV at PSL para sa assertions. Oo .. Ako ay nagmumungkahi ABV (badya Batay Verification) dito ... 2. Ito rin posible na gamitin Specman batay kapaligiran ... na kung saan ay din matatag at solid. Ito maaari mong gamitin ang hindi isinasaalang-alang ng kung ur disenyo ay control intensive ng data path intensive. 3. Sa kaso lang ang ginagawa ng isang katinuan suriin .. ng ilang mga pangunahing pag-andar ... pagkatapos ito ay okay sa sige pagbuo ng isang verilog testbench ... May mga mas marami pang bagay-bagay na maaaring gawin ... u na lang ay upang tumingin sa kung ano ang u kailangan mong gawin ..
 
Kung ang maaari kong piliin, pagkatapos Systemverilog, siyempre! Ito ay ang pinakabagong nasa uso, vendor bawat kayang suportahan ito at ito ay t-aksaya free.don 'kaya maraming oras sa pumili language.just throw iyong engery sa paghahanap ng iyong mga bug.
 
sistema verilog o Vera ay mas mahusay na pagpipilian
 
Maaari kang magkaroon ng basahin ang naunang mga mensahe ... u wud mayroon ang kasagutan ... Pa rin .... paulit-ulit na muli, Vera ay pagpunta sa maging phased out maaga o huli .... System verilog ay mas mahusay kaysa sa na ... Kahit mo maaaring gamitin ng specman - e kung saan ay pantay mahusay na bilang isang tool sa pagpapatunay. Regards, Harish http://hdlplanet.tripod.com/ http://groups.yahoo.com/group/hdlplanet
 
You must log in or register to reply here.

Welcome to EDABoard.com

Sponsor

Back
Top