Pagsusulat testbench sa verilog o e wika?

[wilfwolf]

Ako ay pagpaplano upang makapagsulat ng isang testbench PCMCIA interface. Mayroong dalawang mga wika ang maaari kong piliin, verilog o e, paano ko gumawa ng isang desisyon? Mayroon bang anumang mga tao na ginagamit ang parehong mga ito bago at bigyan ako ng anumang mga advices? Thx.

 

[thriller_wu]

Sa tingin ko bang gamitin ang pagpapatotoo wika upang bumuo ng testbench ay better.But verilog ay mas mabilis na kapag tumatakbo simulation.

 

[luoliuzhu]

Sa tingin ko dapat mong isulat sa testbench E.

 

[ram]

kailangan mong gamitin ang e-wika.

 

[ic_design]

Verilog ay ang pinaka-portable, ito ay napakabilis.

 

[ram]

U na kailangang gumamit ng e wika

 

[daniel@2004]

E wika

 

[davidyu]

Ako ginamit ang jeda, Siguro ang e wika ay mabuti para sa U.

 

[nand_gates]

Verilog ay ang pinakamahusay na! Sa pinaka-maaari mong subukan ang SystemVerilog wala kailanman sa tingin ng paggamit ng TestBuilder!!! e Vera ang mga magandang ngunit mahal! Vera ay mas mabagal dahil ito ay gumagamit ng PLI sa pagsamahin sa Verilog!

 

[rakko]

kalimutan e. nito halos patay. hindi maraming gamitin ang wikang ito na ngayon. masyadong diffiult upang matuto at walang maraming mga tampok ng isang mas mahusay na kapaligiran tulad ng Vera. synopsys ay nagbibigay sa Vera layo libre kung bumili ka ng VCS simulator. Ang wika ng Vera ay C + + kaya kahit anong pagsubok code bumuo mo ay portable sa iba pang mga tool mas madali. Kung hindi mo kayang Vera pagkatapos ay iminumungkahi i verilog. Gusto ko gamitin kahit verilog sa halip na e / specman.

 

[haoboy]

tingin ko verilog ay mas karaniwang, ito ay tumatakbo mas mahusay na sa simulation

 

[oxford]

E wika at Vera, na kung saan ay mas mahusay?

 

[adrian_hu]

nand_gates: bakit hindi testbuilder? maaari mong bigyan kami ng karagdagang mga detalye?

 

[take_care00]

Kumusta wilfwolf, Ang answer dependes sa kung magkano ang pera na maaari mong gastusin at kung paano malaki ay ang iyong disenyo. Kung ikaw ay pagpapatunay ng isang multi-milyong Gates ASIC ang pinakamahusay na mga pagpipilian sa araw na ito ay E o Vera (Sa 2 taon mula ngayon ay ito marahil ay SystemVerilog). Subalit mula sa iyong e-mail tila sa akin sa iyo ang ginagawa ng harangan ang antas ng pagpapatunay. Kung iyon ang kaso verilog maaari pa ring maging isang magandang / makatwirang pagpipilian. Baka gusto mo ring isaalang-alang ang SystemC na kung saan ay pagkakaroon ng maraming momentum lalo na sa System antas ng pagpapatunay. ng ilang mga komento tungkol sa nakaraang e-mail: - Ito ay totoo na Vera resemmbles C + + ngunit Vera ay hindi C + + at hindi ito maaaring portable sa iba pang mga kasangkapan. Vera lamang ang suportado ng Buod. - Vera ay hindi libre. Ano ang libreng ay VeraLight na kung saan ay isang subset ng Vera at don'support ang pinaka-advanced / poerfull tampok na magagamit sa Vera. Vera ay isang kasali sa paligsahan para sa E (sa mga tuntunin ng pagiging kumpleto at kapangyarihan ng wika) ngunit VeraLight ay hindi. Para sa maliit na proyekto VeraLight ay maaaring gamitin VeraLight ngunit para sa mga malalaking ASICs kailangan mong Vera o E. Umaasa ako na ito ay nakakatulong. Mag-ingat

 

[rahulk_123]

para sa testbuilder checkout http://www.testbuilder.net

 

[xworld2008]

Hindi ko gusto testbench sumulat gamitin c + +, dahil verilog wire o reg may apat na variable, ngunit c at c + + gamitin 2 variable. kapag ginagamit ko c o c + + na magsulat testbench, huwag mag-i na ito ng isang bagay na hindi ko nahulog mabuti.

 

[mingchieh6819]

Isaalang-alang ko na isulat ang testbench sa verilog. Ito ay mas mahusay kaysa sa iba pang wika. Ito ay gumawa ng mga disenyo ng daloy ng mas madali.

 

[supercst]

gawin pagpapatotoo, tanging ang verilog ay hindi maaaring gawin nang napakahusay. dahil kailangan ito nang sa gayon maraming mga vectors upang masakop ang disenyo. E ay maaaring magbigay ng random vectors pagsubok, kaya gamit E ay isang mahusay na pagpipilian. systemverilog ay hindi suportado na rin ngayon, at sa buhay na ito lamang ang ilang ay hindi pati na rin e.

 

[sarath51]

Presenlty e-wika ay may isang gilid sa ibabaw ng iba pang mga wika Veriifcation.

 

[funzero]

Verilog ay popular, ngunit e ay espesyal na dinisenyo para sa beripikasyon. Verilog ay magandang pagsuporta.