Pagkuha ng layout ng isang circuit mula schematics

A

ananish

Guest
posible upang makuha ang layout ng isang circuit na ang paggamit ng mga schematics. i am gamit ng mangungulti.
 
hindi alam ang iyong eksaktong ibig sabihin ngunit ang layout xl ay kapaki-pakinabang
 
walang mga tool para makakuha ng layout para sa schmetic sa IC disenyo, dahil ang disenyo ng layout ay kailangan ng maraming karanasan, at ay isang art.
 
maaari mong makuha ang layout mula sa eskematiko kung mayroon ka ng isang digital eskematiko ... na tinatawag na lugar at ruta. karaniwang ang analog layout ay pasadyang ginawa at mayroon kang gawin ito sa iyong sarili ... rgds, M
 
tulad ng kung i, kahit na upang makuha ang layout sa digital eskematiko, namin ang feed netlist at hindi ang eskematiko.
 
bago mo ang eskematiko, maaari mong madaling makuha ang netlist at pagkatapos ay ang layout. gumagana din mula sa vhdl file ...
 
ok. posible upang makuha ang layout mula sa netlist gamit ang mangungulti eda tool.
 
Maaari mong gawin ito sa anumang paraan, hindi kinakailangan na kailangan mo upang gumuhit ng eskematiko, mayroong maraming mga softwares kung saan maaari mong direktang lugar bahagi sa pcb at ruta ng bawat kamay iguguhit circuit. Nakabalangkas approcah ay gumuhit eskematiko & import netlist sa PCB. Sa itaas nabanggit ay madaling kapitan ng sakit sa paggawa ng error.
 
Bilang malayo bilang kung i sa mangungulti mo nakahilig gawin ito para sa mga pasadyang analog layout .. ngunit sa birtuoso ritmo hv ito tampok suriin ito
 
SDL-eskematiko hinimok layout pagpipilian ay magagamit sa ilang mga gamit. Ito ay maaaring gamitin sa isang ilang mga digital na mga layout. Tiyak na hindi ginustong sa Analog Layout. Isang pangunahing problema sa daloy na ito ay na kailangan mo upang patagin ang disenyo kung ang mga pagbabago ay kinakailangan. Kung gagawin mo na Eco ay isang sakit!
 
Maaari kahit sino magbigay ang c35b4 pagmamanupaktura na proseso.
 
[Quote = ananish] ay posible upang makuha ang layout ng isang circuit na ang paggamit ng mga schematics. gamit i am mangungulti. [/quote] hindi ko tingin.
 
ok. Salamat sa inyo. Nakatanggap ako ng maling impormasyon tungkol sa itaas. Maraming salamat sa inyo para clear ang aking pagkalito. kahit sino dito na nagtatrabaho sa memory disenyo upang ibahagi ang aming mga ideya magkasama
 
Mayroong sa anumang lagay ng pagkuha ng isang analog eskematiko sa layout habang ito ay posible sa digital gamit HDL o eskematiko. HDL - (pagbubuo) -> Gate Netlist - (P & R) -> Layout
 
eskematiko diagram ay ginagamit upang i-verify ang iguguhit na layout, ang hindi ang bagay na makakakuha tayo ng layout mula sa eskematiko diagram para sa lugar at ruta ng auto masyadong, matapos ang eskematiko diagram ng ur ckt, makuha namin ang netlist mula sa mga tulad nito. edf format at u makakuha ng iba pang netlist mula sa ang auto lugar at ruta ng iyong iguguhit ng mga karaniwang mga cell. kaya pagkatapos u ihambing ang 2 netlists para sa LVS parehong bagay para sa buong pasadyang, baguhin lamang sa halip ng mga cell magkaroon ng mga std u kumpletong disenyo urself. Umaasa ito ng mga sagot ng ur Q bye, Prasad
 
Maaari mong makuha ang mga aparato sa ritmo mula sa schematic.just drag at drop ang mga aparato mula sa eskematiko window sa window layout. at baguhin ang mga katangian ng menu ..... Kailangan mong mag-ingat ng routings ........
 
Maaari mong makuha ang mga aparato sa ritmo mula sa schematic.just drag at drop ang mga aparato mula sa eskematiko window sa window layout. at baguhin ang mga katangian ng menu ..... Kailangan mong mag-ingat ng routings ........
 
Hindi ako sigurado na maaari mong gawin ito sa pamamagitan ng Tanner ... pero sa pamamagitan ng birtuoso XL ito ay napaka posible Sa VXL isang eskematiko Layout pagpipilian ay may sa pamamagitan ng na maaari mong pakiusapan ang mga aparato mula sa iyong eskematiko sa iyong layout canvas ...
 
Tanner Sinusuportahan din ng SDL. Kapag eskematiko ay nakumpleto, at kapag kinuha mo ang pag-aalaga sa advance na ang mga kaayusan ng layout ay kilala sa L-edit (eg ang buwan transistors, resistors, caps, atbp ay may kaugnay na mga T-cell), pagkatapos ay kapag gumagamit ng SDL, mga aparatong ito ay ilagay sa ang layout na awtomatikong (lahat ng tama ang sukat), na may lumipad-wires na makakatulong sa ipinapahiwatig mo kung paano ang mga aparato ay dapat interconnected (ayon sa iyong eskematiko).
 

Welcome to EDABoard.com

Sponsor

Back
Top