B
bbbb
Guest
Kumusta Kapag namin kunin ang isang circuit sa pamamagitan diba at assura makakakuha tayo ng iba't ibang mga halaga para sa resistors (aktwal resistors, hindi parasitics) pagkakaiba ay tungkol sa 10-15%. at samakatuwid ay mayroong isang LVS error. halimbawa: Idinisenyo (layout): 1K nahango sa pamamagitan diba: 1.09K nahango sa pamamagitan ng Assura: 0.88K May sinuman sinusunod ito at alam kung bakit?