A
arbalez
Guest
gusto ko ang iyong opinyon sa pagdisenyo ng isang lahat-digital na bahagi na naka-lock loop. ito ang medyo madali para sa isang huling taon ng proyekto? o nagkakahalaga ito upang maging isang huling taon sa proyekto? Ang aking lektor sinabi ito ay madaling disenyo tulad pll sa fpga. at ang analog isa ay magkano tougher. kaya dapat i magpatuloy o disenyo ng isang analog? mangyari lamang na isulat ang iyong mungkahi. tq.