Paano patakbuhin ang architecture 256 beses sa verilog (ito ay masyadong himukin

R

ravindra kalla

Guest
Hi, Mayroon akong code ng isang architecture sa verilog.I na nais patakbuhin ang architecture 256 ulit, paano ko this.If na i ilagay palagi loop anumang hindi ako tawag ng architecture sa loob this.SO mangyaring sabihin sa akin kung paano i patakbuhin ang architecture 256 ulit. ito ay masyadong urgent para sa akin.
 
Paumanhin, ang mga bahagi ng iyong katanungan ay hindi maintindihan. Mangyaring rewrite. Patakbuhin ang isang architecture?? Gusto mo ng 256 kopya ng parehong lohika, kaya nila execute kahanay? Dalawang mga karaniwang paraan upang gawin iyon: gumamit ng isang "para sa" loop, o gamitin ang isang block na "makabuo" (magagamit sa Verilog 2001). Gusto mong gawin ang ilang mga operasyon ng 256 beses sa pagkakasunod-sunod? Maaari mong gamitin ang isang kontra na nagpapalitaw sa iyong operasyon 256 ulit. Kung ikaw ay sabihin sa amin ang isang simpleng halimbawa ng kung ano ang nais mo upang makamit, maaaring isang tao ay maaaring makatulong sa iyo na mas mahusay.
 
yes gusto ko sa trigger ng architecture 256 beses sa gayon na ang ilang mga operasyon ay maaaring gumanap sequentialy. mangyaring tumugon sa lalong madaling panahon
 
bigyan ito ng isang serye ng mga vectors maglaman ng 256 pattens.
 
Sigurado ka sa pagsulat ng isang asal paglalarawan? Kung gayon, ano ang kailanman mo ang ginagawa ay ok. Kung ikaw ay pagdisenyo ng isang circuit, ... ... ... Ang unang bagay na kailangan mong gawin ay ilarawan ang mga ito sa TAGALOG.
 
[Quote = ravindra kalla] yes gusto ko sa trigger ng architecture 256 beses sa gayon na ang ilang mga operasyon ay maaaring gumanap sequentialy. mangyaring tumugon sa lalong madaling panahon [/quote] Hi Gamitin verilog IEEE ay magkaroon ng mga std 2001 "makabuo" na tampok. tnx
 
Hindi ko pa rin ganap na maunawaan ang iyong katanungan, ngunit marahil ang simpleng halimbawa na ito ay makakatulong sa iyo. Ang input na "simulan" pulso ay nagsisimula sa isang pagkakasunod-sunod ng mga 256 "trigger" pulses. Tibok bawat "trigger" ay nagsisimula sa isang pagkakasunod-sunod ng tatlong "out" na mga pulses.
Code: 
 module tuktok (clk, simulan, out); input clk, simulan; reg [11:00] count = 0; reg trigger = 0; reg [04:00] sr = 0; output reg out = 0; palagi @ (posedge clk) magsimula / / Kapag natanggap ang "simulan" tibok, bumuo ng 256 "trigger" pulses count
 
Hi, Mayroon akong code ng isang architecture sa verilog.I na nais patakbuhin ang architecture 256 ulit, paano ko this.If na i ilagay palagi loop anumang hindi ako tawag ng architecture sa loob this.SO mangyaring sabihin sa akin kung paano i patakbuhin ang architecture 256 ulit. ito ay masyadong urgent para sa akin.
 
Paumanhin, ang mga bahagi ng iyong katanungan ay hindi maintindihan. Mangyaring rewrite. Patakbuhin ang isang architecture?? Gusto mo ng 256 kopya ng parehong lohika, kaya nila execute kahanay? Dalawang mga karaniwang paraan upang gawin iyon: gumamit ng isang "para sa" loop, o gamitin ang isang block na "makabuo" (magagamit sa Verilog 2001). Gusto mong gawin ang ilang mga operasyon ng 256 beses sa pagkakasunod-sunod? Maaari mong gamitin ang isang kontra na nagpapalitaw sa iyong operasyon 256 ulit. Kung ikaw ay sabihin sa amin ang isang simpleng halimbawa ng kung ano ang nais mo upang makamit, maaaring isang tao ay maaaring makatulong sa iyo na mas mahusay.
 
yes gusto ko sa trigger ng architecture 256 beses sa gayon na ang ilang mga operasyon ay maaaring gumanap sequentialy. mangyaring tumugon sa lalong madaling panahon
 
bigyan ito ng isang serye ng mga vectors maglaman ng 256 pattens.
 
Sigurado ka sa pagsulat ng isang asal paglalarawan? Kung gayon, ano ang kailanman mo ang ginagawa ay ok. Kung ikaw ay pagdisenyo ng isang circuit, ... ... ... Ang unang bagay na kailangan mong gawin ay ilarawan ang mga ito sa TAGALOG.
 
[Quote = ravindra kalla] yes gusto ko sa trigger ng architecture 256 beses sa gayon na ang ilang mga operasyon ay maaaring gumanap sequentialy. mangyaring tumugon sa lalong madaling panahon [/quote] Hi Gamitin verilog IEEE ay magkaroon ng mga std 2001 "makabuo" na tampok. tnx
 
Hindi ko pa rin ganap na maunawaan ang iyong katanungan, ngunit marahil ang simpleng halimbawa na ito ay makakatulong sa iyo. Ang input na "simulan" pulso ay nagsisimula sa isang pagkakasunod-sunod ng mga 256 "trigger" pulses. Tibok bawat "trigger" ay nagsisimula sa isang pagkakasunod-sunod ng tatlong "out" na mga pulses.
Code: 
 module tuktok (clk, simulan, out); input clk, simulan; reg [11:00] count = 0; reg trigger = 0; reg [04:00] sr = 0; output reg out = 0; palagi @ (posedge clk) magsimula / / Kapag natanggap ang "simulan" tibok, bumuo ng 256 "trigger" pulses count
 
You must log in or register to reply here.

Welcome to EDABoard.com

Sponsor

Back
Top