Matulungan gawin sa akin ng layout ng isang mim kapasitor sa TSMC proseso

[cmos_dude]

Hi Lahat ng kailangan kong gawin ng isang layout para sa isang mim kapasitor sa isang TSMC proseso. Maaari kahit sino makakatulong sa akin dito. Mangyaring maging tiyak na tungkol sa lahat ng mga layer ng marker na kinakailangan para sa ang layout. Rin kung maaari, mangyaring magbigay ng isang snapshot ng ang layout ng isang cap ng mim. Wala akong ideya sa hitsura nito dahil hindi ko pa tapos ito bago. Salamat sa iyong tulong - cmos_dude

 

[protonixs]

layer ay: M5 MV4 M4 MCT_dg DUM_MCT_dg MCTDMY_dg

 

[fixrouter4400]

Ito ang mga layer na ginamit upang mimcaps layout. 1. CTMDUMMY - drw 2. CTM4 - drw 3. METAL4 - drw (ibaba metal) 4. VIA45 - drw 5. METAL5 - drw (tuktok metal) 6. METAL4 - pin [/img]

 

[cmos_dude]

Hi Salamat para sa iyong tulong, ito ay patunayan na may real tulong. Kahit na ako pa rin ay may ilang higit pang mga query. Sa aking kalibre kubyerta, tingnan ko ng CTM at CBM layer para sa pagkilala ng kapasitor, ngunit hindi mo pa binanggit ang CBM layer. Ako ang nawawalang isang bagay?? - Cmos_dude