matlab sa vhdl

Ang DSP Builder library SignalCompiler block nagbabasa ng Simulink modelo ng file (. Mdl) at magsusulat out VHDL file at Tcl script para sa hardware pagpapatupad at kunwa.Ang HDL disenyo at pagkatapos ay maaaring maging synthesized sa pagpapatupad sa @ ltera APEX II, APEX E, ibaluktot 10k, ibaluktot 6000, at Merkuryo aparato pamilya.http://www.mathworks.com/products/connections/product_main.shtml?prod_id=368

 
@ vnet lamang na trato sa mga kumpanya na may malaking pockets at hindi na pakikitungo sa mga mas maliit na entidad.

Gayon din naman para sa mga opisyal na dealer.

Walang ideya kung ano ang EVB ay.

- Jayson

 
Puwede ang mga code na nabuo sa pamamagitan ng Xilinx sistema dyeneretor at @ ltera Dspbuilder
gagamitin para sa ASIC disenyo din?

 
corgan wrote:

Puwede ang mga code na nabuo sa pamamagitan ng Xilinx sistema dyeneretor at @ ltera Dspbuilder

gagamitin para sa ASIC disenyo din?
 
Jayson wrote:

@ vnet lamang na trato sa mga kumpanya na may malaking pockets at hindi na pakikitungo sa mga mas maliit na entidad.
 
Hi

Maaari kang mag-convert ng Simulink batay sa modelo ng VHDL, gamit System Generator mula sa MathWorks na nagbibigay sa VHDL netlist naka-target na para sa Xilinx FPGA's

malugod na pagbati
Sidar

hi sa lahat
ay may anumang software na-convert ang matlab code sa vhdl?
paano maaari ako kumuha ito?
malugod na pagbati
baa110 [/ quote]

 
Ooops ....Isip ko tinanong para sa isang bagay na para sa accelfpga na hindi ko hilingin dito?ASIC

 
Mga kasangkapan tulad ng DSP Builder mula sa @ ltera o System dyeneretor mula sa Xilinx ay maaaring gamitin upang makabuo ng HDL code nang direkta mula sa Simulink Blockset.Parehong pareho ang mga kasangkapan ay hindi isang uri ng Mataas na antas ng synthesis tools,
kung saan ang tagatala mula sa AccelChip gumaganap ng mataas na antas ng synthesis sa MATLAB code.

 
You must log in or register to reply here.

Welcome to EDABoard.com

Sponsor

Back
Top