Mapilit, tungkol sa disenyo ng circuit ng subthreshold sa CMOS proseso

[rficd]

Lahat, matugunan ko ang isang palaisipan problema. Sa boltahe tagasunod disenyo, hanapin ko ang maraming mga transistors sa hangganan rehiyon at pagganap ay mabuti para sa mga malalaking kapangyarihan supply pagkakaiba. Ayon sa pangkalahatang patakaran, ang mga transistors ay dapat na nasa aktibong rehiyon. Nakukuha ko ang resulta na pagganap ay mas mahusay na habang ang transistor sa subthreshold kaysa sa aktibo na may malaking pagkakaiba-iba ng kapangyarihan supply matapos sinusubukan kong maraming beses. siguro ang ilang mga magic. Mangyari lamang na ninyo sa akin ang ilang mga piraso ng payo sa problema. O isang tao ay maaaring mag-upload ng ilang mga disenyo ng materyal tungkol sa subthresold circuit disenyo sa CMOS proseso. Ang subthresold circuit ng disenyo ay popular na ngayon sa komersyal na disenyo ng CMOS IC. Gayundin, ang subthreshold circuit matatag habang ang kapangyarihan supply ay nag-iiba-iba malawak.

 

[pthoppay]

Duda ko talaga ang iyong komento sa mas mahusay na regulasyon ng kapangyarihan supply sa sub-threshold rehiyon. Dahil, ang ingay ng supply ng pagtanggi ng kapangyarihan higit sa lahat ay depende sa output impedance ng MOSFET, at ang output impedance ay malayang ng rehiyon ng operating at nakadepende lamang sa ang bias kasalukuyang. Sub-threshold o mahina pagbabaligtad (WI) operasyon ay malawak na ginagamit sa mga lugar kung saan kailangan nila ng napakababang kapangyarihan consumption. karaniwang sa WI rehiyon ang mga MOSFETs makiling sa 1uA, na humahantong sa napakababang kapangyarihan consumption. Mangyaring subukan upang mahanap ang anumang papel sa pamamagitan ng Prof. Eric Vittoz o Christain Enz upang madagdagan ang nalalaman sa Sub-threshold operasyon. Prakash.

 

[szekit]

maaari mong paki-post ang ilang mga papeles mula sa mga may-akda?

 

[manish12]

Subthreshold rehiyon na naghahanap upang maging magandang ngunit sa rehiyon na iyon transistor ay hindi napupunta sa cutoff rehiyon sa anumang kalagayan na kung saan ay ang pangunahing problema para sa chip designer. Gayundin teknolohiya na ito ay isang problema sa interface sa kasalukuyang teknolohiya.

 

[umagne]

Dahil Pebrero 2011 ito ay magagamit sa JSSC ang disenyo ng pamamaraan ng mga sanggunian Subthreshold Boltahe, ang Doi ay 10.1109/JSSC.2010.2092997