LDNMOS ESD Pagbutihin??

M

mark_nctu

Guest
Aking IC ay gumagamit ng isang bukas na maubos LDNMOS para sa output. Vout.max ay 20V at core circuit ay 5V sistema. Ang ESD pagsubok ay mabibigo kapag ang Out-VCC + at out-VSS + zapped (lamang 500V). Paano mapagbubuti ESD? Salamat
 
Connect bidirectional lumilipas boltahe suppressor (≈ + /-30V) sa pagitan ng output at 0V ..
 
Mayroon ba kayong anumang proteksyon sa kasalukuyang sa output? Kung hindi pagkatapos ito tunog tulad ng sa LDNMOS ay hindi maaaring sarili protektahan. Kailangan mong magdagdag ng proteksyon. Bilang isang ibang tao iminungkahing maaari mong idagdag ang isang salansan (ie SCR) sa maubos ngunit maliban kung alam mo ang mga detalye tungkol sa proseso hindi mo maaaring ma-desgin ng isang SCR ang unang pagkakataon na ang tamang trigger at hawak na boltahe. Maaari mong makita kung ang ang proseso na ikaw ay gumagamit ng ay may anumang mga mataas na boltahe diodes na breakdown sa mas mataas na boltahe kaysa sa iyong operating boltahe ngunit mas mababa kaysa sa LDNMOS. Gusto mong laki ng diode na malaki sapat na upang mahawakan ang mga kinakailangan ESD kasalukuyang at magbigay ng isang mababang sapat na panlaban kaya boltahe ay hindi masyadong mataas at dahilan ng mga LDNMOS sa breakdown. Maaari mong subukan ang ballasting ang output aparato sa pamamagitan ng paglalagay ng isang poly risistor sa bawat daliri ng maubos ng aparato. Ito ay pinakamahusay na sa amin ang pinakamalaking poly risistor mo kayang bayaran (mula sa isang Rdson kinatatayuan). Ang lapad ng bawat maliit na daliri at ng maraming mga daliri at ang kahilera kumbinasyon ng mga resistors ay maglaan ng mas malaking halaga sa bawat daliri. Sana ito ay makakatulong. Dr Prof
 

Welcome to EDABoard.com

Sponsor

Back
Top