kailangan ko ng isang mabilis na Synopsys Design Compiler tutorial!

[energeticdin]

Sa tingin ko ito ay maaaring maging kapaki-pakinabang para sa lahat ng begineers

 

[vlsichipdesigner]

hi,

ang aking 2 cents sa iyong problema.

Ang link na ito ay nagpapaliwanag tungkol sa pagbubuo reference daloy.
http://www.vlsichipdesign.com/asicsynthesisflow.html

May isang reference script template file ay magagamit sa mga nabanggit na link sa ibaba
http://www.vlsichipdesign.com/synopsys_constraints.html

Ang lahat ng mga impormasyon ay makukuha para sa mga Libreng pag-access hindi na kailangan ng anumang maging miyembro o mag-login, para sa kapakanan ng maliit na piraso ng disenyo komunidad ...

Malugod na pagbati,
vlsichipdesigner
http://www.vlsichipdesign.com

 

[boardlanguage]

Para sa beginners, Disenyo Compiler ay mahirap na malaman para sa mga sumusunod na dahilan:

1) ay nangangailangan ng background sa ASIC disenyo daloy (RTL synthesis -> gate -> lugar
at ruta -> Clock-puno insertion -> detalyadong ruta -> DRC / LVS)

2) Design Compiler mismo, lamang ay ang unang aktibidad, ngunit maraming mga tampok ng gas sa 'tulong' sa ibaba ng agos tools (ie gate at sa kabila)

3) Ang mga babasahin na ito ay hindi ganap na malinaw na ang tungkol sa mga hangganan sa pagitan ng mga hakbang, dahil iyan
ay nakasalalay sa iyong kumpanya kasangkapan kapaligiran.Ang ilang mga kumpanya na gamitin Disenyo Compiler at pagkatapos kamay-off ang netlist sa isang-disenyo ng mga serbisyo ng kawanihan.Iba na gawin ang lahat sa-bahay.

Lahat ako maaari sabihin ay Synopsys na nagpapatakbo ng ilang mga training workshops - upang matulungan ang mga tao na makapagsimula sa Compiler Design.Ito ay hindi gumawa ka ng isang dalubhasa - kailangan pa rin
ninyong pagsasanay at pag-aaral sa inyong sarili.Ngunit ito ay maaaring makatulong sa mga tao na 'suplado' sa tunay simula.Synopsys singil ng maraming $ $ $ para sa mga workshops -
kaya't kailangan mong gumawa ng isang pangako-iisip upang malaman ang mga kasangkapan.

Let me just say, ang ilang mga workshops ay hindi tunay sa iyo.Medyo lang, Synposys nagtatanghal ng 'pangunahing paggamit modelo' para sa kani-kanilang mga kasangkapan.Kung ang iyong kumpanya deviates mula sa na modelo, kahit na sa slightest, maaari ka lamang kumuha ng mas maraming nalilito.

Good luck!

 

[sargu]

HI,

Maaari kahit sino sabihin sa akin kung mayroong anumang paraan na ako ay maaaring makakuha ng tulong sa mga pagkakamali at mga babala sa DC

Ako got ang ilang mga babala sa check_design ulat at i-check _timing ulat, gusto kong malaman kung bakit sila ay nagaganap at kung paano sa alisin na ...

Naririnig ko na ang ilang mga kasangkapan ay magkakaroon ng gayong tulong.Kapag kami uri ng tulong <error id>, ito ay magbibigay ng dahilan para sa mga ito at ang kung ano ang dapat gawin ..

Ako tried ito sa DC, ngunit ito kupi trabaho.

Maaari isang tao masiyahan ako sa gabay na ito ...

O point ako sa isang dokumento / site o anumang bagay mula sa kung saan ako maaaring makakuha ng tulong sa mga ito.

Thanks in advance