disenyo ng op-amp sa lumipat supply mode kapangyarihan

H

huangjw

Guest
hi,
ako magkulang sa disenyo ng op-amp bilang error amplifier sa hakbang-down na dc-dc switch mode power supply. whitch dapat isa kong isaalang-alang ang higit pa, makakuha, ingay pagtanggi, kapangyarihan pagtanggi, bandwidth, output pakpak, karaniwang mode input.
o ay may anumang mga papel?
salamat.

 
u got ang puntos.
ngunit tatlong bagay na mas u dapat alagaan ay (1) clamping matapos OP's output, (2) mas mababang output impedance (3) mababa ang offset
(3): mas mababa ginalaw ay gagawing ur output mas tumpak
(2): sanhi ng output ng OP ay karaniwang inihahambing sa isang waveform ngipin ng lagari, u ayaw ur OP's output nabalisa sa pamamagitan ng anumang ingay sa likod ng ingay o feedthrough ingay mula sa comparator.
(1): at u ay palaging limitasyon (clamping) output ng op's tulad na ito ay hindi pumunta masyadong malayo sa kabila ng amplitude ng mga ngipin ng lagari waveform.

 
(2) mas mababang output impedance
ito iterm, Mag-isip ko amplifier ay may kapasidad ng load, amplifier ay palaging Ota, nang sa gayon ay ang output impedance ng mga makatwirang ay mababa?
(3) mababa ang offset: layunin ay tamang-tama sa control loop ng kapangyarihan, right?
(1) clamping matapos OP's output: ang ibig sabihin ay ang salansan ng output indayog, right?

 
Btrend wrote:

u got ang puntos.

(2): sanhi ng output ng OP ay karaniwang inihahambing sa isang waveform ngipin ng lagari, u ayaw ur OP's output nabalisa sa pamamagitan ng anumang ingay sa likod ng ingay o feedthrough ingay mula sa comparator.

 
diyan ay isang napaka-simpleng mga modelo para sa mga ito.
imaging u may a ingay source na may Zs output impedance, at may isang point, sabihin Vo, na u dapat pag-ingatan, at ang impedance at Vo ay Zo.At mula sa pangunahing teorama, u ay hanapin ang mga sagot Vo / Vs Zo = / (Zo Zs).kaya Zo dagdagan ==> Vo taasan, Zo bawasan ==> Vo bumaba.
pag-asa na ito ay tumutulong sa

 

Welcome to EDABoard.com

Sponsor

Back
Top