daliri at multiplier

kung paano magpasya namin ang mga maximum & & minimun na bilang ng mga daliri sa layout
 
Minsan ko bang gamitin ang hatiin ang isa buwan sa dalawang para sa pagtutugma. Ngunit kung hindi ito kailangan ng tugma, palasingsingan ay mas mahusay para sa layout. Ngunit para sa RF disenyo, palasingsingan ay mas mahusay para sa bawasan maninipsip kapasitor. ngunit para sa simulation, magkakaroon o ibang.
 
Mula sa punto na "kahulugan" ng tingnan, AY SILA eksakto ang parehong. Sila ay dalawang iba't ibang mga paraan upang makipag-usap tungkol sa kahilera mga transistors ng buwan. Ang pagkakaiba Ang kung paano ang PCELL (parametrized cell) ay nagbibigay sa iyo ng transistor sa isa at iba pang mga kaso ... - Daliri: Sasabihin Ito ay magbibigay sa iyo ng isang natatanging cell na may kumpletong transistor sa lahat ng mga daliri. Kapaki-pakinabang kapag nais mo ang isang cell bilang compact hangga't maaari. - Maraming iba't ibang klase: Makikita Ito ay magbibigay sa iyo ng mas maraming transistors bilang nagpapahiwatig ng maraming iba't ibang klase. Kapaki-pakinabang kapag nais mong i-split ang transistor upang gumawa ng ilang interdigitation o crosscoupling pagtutugma pamamaraan. Upang paglalagom, ITO AY eksakto ang parehong AT mas mahusay ONE ay depende sa kung ano ang IYONG kailangan SA MGA transistor ...
 
daliri = folds multiplier = unit lapad multiplied sa pamamagitan ng multiplier ng fold ay ginagamit upang mabawasan ang source / patuluin pagsasabog. maramihang mga karaniwang ginagamit sa kasalukuyang mirrors kapag paggawa ng maramihang mga alon ng bias
 
daliri karaniwang karaniwang pagsasabog habang multiply karaniwang separated pagsasabog.
 
sa pamamagitan ng paggamit ng palasingsingan maninipsip paglaban ay bawasan, ok. ngunit kung ano ang tungkol sa parasitiko kapasidad. tingin ko ito ay taasan becoz, C gs, C gd, Cgb ay dagdagan. ito tama, pls komento.
 
Hindi ... talagang palasingsingan binabawasan maninipsip paglaban at kapasidad. Ito binabawasan parasitiko kapasidad sa pamamagitan ng pagbabawas ng ang kabuuang lugar ng maubos / source at perimeter. Quantitatively, ang kapasidad ng maubos / source binabawasan ng tungkol sa kalahati kapag daliri mo ang isang buwan na aparato ng higit sa 4-5. Talagang ito rin binabawasan ang threshold boltahe sa pamamagitan ng isang maliit na halaga sa malalim na mga teknolohiya ng submicron.
 
[Quote = spminn] No .. talagang palasingsingan binabawasan maninipsip paglaban at kapasidad. Ito binabawasan parasitiko kapasidad sa pamamagitan ng pagbabawas ng ang kabuuang lugar ng maubos / source at perimeter. Quantitatively, ang kapasidad ng maubos / source binabawasan ng tungkol sa kalahati kapag daliri mo ang isang buwan na aparato ng higit sa 4-5. Talagang ito rin binabawasan ang threshold boltahe sa pamamagitan ng isang maliit na halaga sa malalim na mga teknolohiya ng submicron. [/Quote] na kanan.
 
Simulation ay halos parehong para sa lumang proseso (> = 0.5um). Ngunit ito ay humantong sa malaking pagkakaiba para sa malalim na proseso ng submicron (
 
m = multiplier nf = mfactor kabuuang laki ng transistor ay m * nf * (w / l) kung ang laki ng transistor ay 8 * (2 / 1) namin split ito ng 1 * 8 * (2 / 1) o 4 * 2 * (2 / 1) Ang unang isa ay mas mahusay na LOD at dapat ay ginustong. Sana ito ay makakatulong.
 
thans spminn at forkschgrad at natitirang frnds, kaya u mean, kapasidad sa pagitan ng s / d at substrate ay bawasan, ay ito ng tama, ok. ngunit ang pagdududa ilang ay doon, na kung ang isang transistor ay fingered sa 4. kaya 4 Gates at 5 s / d ok. kaya may 4 Cgb, 4 Cgs at 4 Cgd. ngunit nang hindi palasingsingan isa Cgd lamang, Cgs at Cgb. mangyaring linawin
 
Sa tingin ko na ang mga ito ay ang parehong sa schematic.But sa Layout, ang mga daliri ay may mas mababa maninipsip cap.
 
Pagdaragdag ng mga daliri ay dagdagan ang ang mga caps parasities, ngunit ito ay pinalabis sa pamamagitan ng mga pakinabang ng pagtutugma, kadalian sa kasalukuyang paglaki, miniming ng LOD epekto atbp
 
[Quote = gksivas] thans spminn at forkschgrad at natitirang frnds, kaya u mean, kapasidad sa pagitan ng s / d at substrate ay bawasan, ay ito ng tama, ok. ngunit ang pagdududa ilang ay doon, na kung ang isang transistor ay fingered sa 4. kaya 4 Gates at 5 s / d ok. kaya may 4 Cgb, 4 Cgs at 4 Cgd. ngunit nang hindi palasingsingan isa Cgd lamang, Cgs at Cgb. mangyaring linawin [/quote] Oo capacitances gate hindi mabawasan kapag mo palasingsingan, ngunit kung simulan mo ang guhit ng masyadong malawak Gates, ang gate ng mga pagsisimula naghahanap tulad ng isang RC hagdan sa mataas na frequency. Ang mahaba gate ay maaaring hindi makakaapekto sa bias sa lahat ngunit ang transconductance mataas na dalas ng ang buwan ay makakakuha ng screwed up.
 
Daliri ang mga resulta sa MOSFET maubos ng pagbabahagi o umasim. Multiplier ay mga resulta ng m mga indibidwal na MOSFET ay may kanilang sariling mga separated na pinagmulan at maubos
 
Hi lahat, kung paano itakda ang mga daliri at multiplier ng dalawang transistors A at B sa eskematiko ng isang kasalukuyang mirror na may isang pangkaraniwang-centroid layout tulad: ABAB Baba f = 2 m = 2? o f = 1 m = 4 dahil kahit na sa loob ng isang hilera sa lahat ng mga pangyayari ng eg A ay pinaghiwalay ng mga kaso ng B? mas mahirap: AABAA BBABB talagang 3 hiwalay na mga transistors sa 2 ulit f = 2 at sabay f = 1 Ano ang pinaka-makatotohanang na setting para sa f at m sa eskematiko mga modelo para sa mga tulad arrays? Salamat sa iyo!
 
Ang aking personal na karanasan ay Huwag kailanman gamitin ang M. Sa pangkalahatan sa pamamagitan ng kahulugan ay maramihang ng mga aparato ngunit karamihan ng mga PDKs na akong nakikitang hindi gumagana na rin sa kanila. a) tumingin sa model file at makikita mo m na HINDI nangangahulugan na ikaw ay may parehong mga aparato ulit m kahanay. Ito ay ginagamit para sa pagkalkula ng kabuuang W at hindi sumasalamin sa 4 iba't-ibang mga aparato. b) kung nagpapatakbo ka ng Monte Carlo medyo madalas na gumagamit ng "m" ay nagbibigay sa iyo ng ng mga hindi tamang sagot. c) kung nagpapatakbo ka ng mismatch at ie "m = 4" pumipigil gumaganap bilang 1 aparato hindi bilang 4 independiyenteng mga. d) napaka napakadalas LVS / PEX ay magkakaroon ng mga isyu sa "m" ang aking personal na rekomendasyon ay huwag gamitin ito. Wala akong problema sa "nf" Mas gusto ko ng pangalan halimbawa (ngayon ay ako nagsasalita ng ritmo) isang bagay tulad ng PM2 na mga resulta sa 4 malayang aparato kahanay at ang lahat ng mga modelo at Monte Carlo sims ay ok. Oo ikaw ay may upang makakuha ng ginagamit upang ito ngunit ito ay ligtas na paraan upang disenyo.
 
Ang dalawang konsepto ay katulad ngunit may mga mahalagang distinctions pagdating sa pagpapatupad, sa partikular na kung ang pagtutugma ay kritikal na: - wtot = wf * nf * m ay lubos na isang magaspang aproksimasyon sa kamakailang mga teknolohiya - ang daliri lapad nakakaapekto sa ilang mga parameter sa MOSFET modelo ng (tingnan ang mga BSIM3 oe EKV modelo) hal boltahe ng threshold, Vdsat, atbp - dalawang mga aparato na kung saan wtot1 = wtot2 ay hindi tutugma sa pangkalahatan dahil sa ikalawang upang epekto eg STI stress - paggamit ng maramihang mga daliri binabawasan ng ilang mga parasitics, na kung saan ay mabuti para sa bilis at ingay - interdigitation karaniwang nangangailangan ng maramihang mga daliri - karaniwang centroid layout ay karaniwang nangangailangan ng mga parehong Mag-ingat may ilang PDK out doon na hindi suriin ang nf habang LVS, ito ay maaaring makabuo ng mga lubos na iba't ibang mga resulta sa pagitan ng layout at eskematiko
 
You must log in or register to reply here.

Welcome to EDABoard.com

Sponsor

Back
Top