boltahe doubler

[husseinadel]

hello

ako ng pagdisenyo ng isang lvds buffer output,, ang mga input sa mga ito ay dapat indayog mula sa '0 'sa '3 .3 v',, ngunit ang input mula sa kaibuturan ng IC ay may indayog mula sa '0 'sa '1 .8',, kaya ako isipin na ang paggamit ng isang boltahe doubler upang magawa ito,, pero ako gusto ito para sa mataas na bilis ng tungkol sa 1 Gbps,,, kaya,,, kung ako gumamit ng boltahe doubler, maaari itong trabaho na ito sa bilis ng ??,,, po ako na gusto din anumang mga papeles o mga libro o mga lektura ng pakikipag-usap tungkol sa mga isyu na ito ,,,,,, thanks a lot

pagbati

Hussein

 

[hermin]

ako maaari magmungkahi sa halip ng paggamit ng isang bagay upang i-convert ang boltahe, maaari mong gamitin ang isang transistor na turn on kapag ang isang boltahe ng 1.8V ay inilalapat at isang output ng 3.3V, pero im hindi sigurado kung ang transistor sa isang trabaho na gusto at na bilis, malamang na i-tsek ang ilang mga data sheet sa halip

 

[elbadry]

Hindi Gusto ng isang 1.8 indayog V ay sapat na upang ang kasalukuyang kapong baka sa isang bahagi ng isang pares Diff?

 

[rfsystem]

Ang lohika sa antas ng boltahe tagasalin na ito ay napaka-simple:

Ito ay may 2 NMOS.Ang gate ng ikalawang NMOS ay hinimok ng isang inverter konektado sa input.Inverter ay konektado sa VDD1.Ang drains ng 2 NMOS pagpapakain ng isang cross-kaisa PMOS pares.Ang cross-pagkabit ibig sabihin pagkonekta ang pintuan at drains pahalang.Ang mga pinagmumulan ng PMOS ay konektado sa VDD2.Karaniwang ang mga drains ng PMOS ay nagmamaneho ng dalawang inverters konektado sa VDD2.Na supply ng isang pantulong na signal na lohika.

Ang PMOS sukat ay dapat na mas malakas kaysa sa 2 beses na NMOS na magkaroon ng sapat na bilis.Ang eksaktong sukat depende sa VDD1 sa VDD2 sitwasyon.

Ang lohika sa antas ng boltahe tagasalin na maaaring isalin pataas o pababa.Tipikal na ay isang stdcell o natagpuan bilang IOcell.

 

[husseinadel]

rfsystem wrote:

Ang lohika sa antas ng boltahe tagasalin na ito ay napaka-simple:Ito ay may 2 NMOS.
Ang gate ng ikalawang NMOS ay hinimok ng isang inverter konektado sa input.
Inverter ay konektado sa VDD1.
Ang drains ng 2 NMOS pagpapakain ng isang cross-kaisa PMOS pares.
Ang cross-pagkabit ibig sabihin pagkonekta ang pintuan at drains pahalang.
Ang mga pinagmumulan ng PMOS ay konektado sa VDD2.
Karaniwang ang mga drains ng PMOS ay nagmamaneho ng dalawang inverters konektado sa VDD2.
Na supply ng isang pantulong na signal na lohika.Ang PMOS sukat ay dapat na mas malakas kaysa sa 2 beses na NMOS na magkaroon ng sapat na bilis.
Ang eksaktong sukat depende sa VDD1 sa VDD2 sitwasyon.Ang lohika sa antas ng boltahe tagasalin na maaaring isalin pataas o pababa.
Tipikal na ay isang stdcell o natagpuan bilang IOcell.