Ano ang VHDL wika na ginagamit para sa?

[asic1984]

hi may programa na tinatawag na "max plus" na may isang mag-aaral edittion na magagamit na libre para sa kailangan lamang registeration

 

[zanov]

[Quote = epp] Ano ang VHDL? Interesado ako sa kanyang mga aspeto ng paggamit at disenyo? Ba ang umiiral ilang mga alternatibo? Aling kumpanya ay pinakamahusay para sa? Regards. [/Quote] Dahil sa karamihan ng ang mga katanungan ay nagtanong ng iba na ako pagpunta upang sagutin ang huli. Alin ang pinakamahusay na? VHDL ay Pascal Ada malamang Verilog Mukhang C Verilog ay ginagamit sa mga pribadong organisasyon sa USA habang VHDL sa pamahalaan o kumpanya na may kontrata sa goverments. May mga kumpanya sa pribadong sektor na gumagamit ng VHDL din. Sa Boracay Verlog ay mas popular na bagaman VHDL ay strong pa rin sa market ng pagdisenyo ng mga chip sa HDL. Sanay ako sabihin sa iyo na kung saan ay pinakamahusay. Ngayon basahin mo ang mga komento na ito at gumawa ng iyong sariling desisyon. Ang pinakamahusay na ay upang magkaroon ng isang pangunahing dakutin ng parehong ngunit maging nagdadalubhasang sa isa sa mga ito.

 

[jimjim2k]

Hi VHDL ay isang acronym para sa: (V) Hardware Paglalarawan Wika (V) -> Very Mataas na Bilis ng Integrated Circuits (VHSIC) VHDL ay nabibilang sa pamilya ng mga kahilera wika calld HDL (Hardware Paglalarawan Wika). Ang pinaka-karaniwang mga wika sa methodoly ay: VHDL sa IEEE magkaroon ng mga std 2002 Verilog sa IEEE magkaroon ng mga std 2001 SystemC HDL SystemVerilog Abel .... Ang pinaka-karaniwang mga kasangkapan at mga vendor sa HDL ay: Modelsim (mula sa Mentor Graphics) Active-HDL mula sa Aldec VCS mula sa Synopsys NC-Verilog mula sa ritmo Verilog-XL mula sa ritmo Ang mundo sa ngayon ay ang mundo ng co-existance hindi pangingibabaw! Maaari mong convert ang iyong mga disenyo sa Verilog sa VHDL o vice versa gamitin: X-HDL mula sa X-Tek (VHDL Verilog) Analog Kumpara sa Digital: HDL wika ay ngayon pagpunta sa lunok ang mundo ng Analog at halo-halong-mode masyadong. Verilog-A at ang AMS trend sa Verification, simulation at pagbubuo ay pumunta sa ang real katotohanan. Ang hinaharap: Paano alam kung ano ang hinaharap ay malinaw? Tingin ko ang mga object-oriented approach at ipinamamahagi simulation kapaligiran ay holded sa hinaharap HDL approach. tnx

 

[s.b.f]

verilog HDL ay isang C batay kasabay wika. ito ay ginagamit para sa naglalarawan hardwares at ang pinaka-popular na HDL. maaari mong gamitin ang synopsys-VCS tool para sa itala ang iyong proyekto

 

[weilijun]

VHDL ay isang pagpapaikli para sa VHSIC Paglalarawan ng Wika Hardware. VHSIC ay isang pagdadaglat ng Very High Speed circuit Integrated. Ito ay isang wika para sa naglalarawan ng mga digital electronic system. VHDL ay lahat ng mga sumusunod: 1.Non-pagmamay-ari na wika. 2.Widely suportadong Hardware Paglalarawan ng Wika (HDL). 3.Programming wika. 4.Simulation wika. 5.Documentation wika. 6.Usable para sa lohika pagbubuo.

 

[s.b.f]

kung ikaw ay beginer, payuhan kita upang magsimula sa ang Verilog HDL. Ang wikang ito dahil nito simple at din ang pagkakapareho nito sa C wika ay mas popular kaysa sa VHDL. subukan ito.

 

[jay_ec_engg]

VHDL ay malakas .... ngunit verilog ang alos ganda .. Narinig ko na ang AHDL ay ang pinaka-makapangyarihang sa lahat ...

 

[suru]

Ito ay hardware paglalarawan Lang. PAGGAMIT XILINX. IT ay ang pinakamahusay. I-download ang WEBPACK-FREE DOWNLOAD.