Ano ang susunod na kapag Post-layout Sta sa PT may paglabag?

[hgby2209]

Ano ang susunod na kapag Post-layout Sta sa PT may paglabag? Ang mga sumusunod ay ang aming kasalukuyang solusyon: Goto DC gawin back-magkomentaryo sdf, pdef, & set_load, set_resistance -> lumikha ng "Custom-Wire-load-Model" -> tiyempo analysis (Sta) -> gawin reoptimize na gumagamit ng "reoptimize_design "command -> netlist & SDC bumalik sa Abril Kung Goto ito daloy kung bakit kailangan primetime na gawin Sta? DC maaari gawin Sta, masyadong. At sa ganitong daloy ng PT hindi pumasa sa anumang impormasyon. sa DC gawin reoptimize!! Ba ang sinuman ay may anumang mga mungkahi?

 

[davidyu]

PT ay ang mag-sign-off na tool para sa Sta, at din ang sdf file mula sa pt ay maaaring gamitin upang kaugnayan sa annalsys oras para sa DC.

 

[kelvin_sg]

Ito ba ay dahil PT ay mas tumpak at mas mabilis kaysa sa DC? Karaniwan ang gamit ko PT kapag pag-aralan ko timing mula sa P & R, habang bago ipadala ang netlist para sa P & R, Hindi sa tingin ko ito ay kinakailangan upang gawin PT pa rin.

 

[hahaguy2]

maaari mong ayusin ang mga paglabag sa pagkakalagay na hakbang, sa pamamagitan ng pagdagdag ng ilang mga tighter hadlang sa timing, wala i tingin DC ay makakatulong sa mas

 

[wkong_zhu]

PT ay mas mahusay at tumpak na kaysa sa DC

 

[siawklai]

Depende sa iyong margin ... kung maliit na, pagkatapos ko naniniwala PnR tool magagawang upang mahawakan ... tulad ng pagpapalit ng floorplan, kapaki-pakinabang hilig ... kung malaki, pagkatapos ay maaari mong subukan na gawin bago sumulat ng libro diskarteng tulad overconstraint, mag-aplay kritikal na hanay, ang paggamit ng DW & ungroup DW, gamit DC ultra compilation, huwag paganahin ang mababa sa pagmamaneho cell ... kung hindi pa rin malutas, pagkatapos ay subukang baguhin ang architecture disenyo. Sana tulong na ito

 

[haosg]

kailangan mong maingat na suriin ang paglabag, kung ang simula at wakas na point ay sa parehong orasan domain, at ang mga ito ay masyadong malapit na, at walang masyadong malaki paglabag sa paglipat sa path tingin ko maaaring kailangan mong bumalik sa DC upang gawin ang nalalaman pagsisikap. PT ay mag-sign-off ang tool, at maaari itong basahin spef para sa pagkaantala pagkalkula. hindi ito maaaring mai-replcace sa pamamagitan ng DC.

 

[hgby2209]

Maaari kahit sino sabihin sa akin, kung nagpapatakbo ka ng Post-layout Sta sa PT at makakuha ng ilang mga paglabag, at pagkatapos ay kung paano ayusin ito maliban sa DC?

 

[honeyxyb]

Una, dapat mong suriin ang mga paglabag, upang makita kung bakit paglabag lumitaw? Siguro gamit layout hindi pa kumpleto ang ayusin ang lahat ng mga paglabag sa timing, kaya kailangan layout tool gawin ito. Pangalawa, Upang suriin mo ang script, ang script ng wasto? At ito ay pare-pareho sa mga script sa mga tool layout, kung ang script ay hindi ang parehong, paglabag sa hitsura ay hindi oddness. Kung sa itaas ng dalawang ay tama, sa normal na kaso, hindi ka dapat makita ang mga paglabag. [Size = 2] [color = # 999,999] Added matapos 8 minuto: [/color] [/size] Sa tingin ko hindi namin ay maaaring gumamit ng rising_edge o falling_edge timing uri sa descript combinational lohika. Sa Pathmill, nakita akong kung lamang tukuyin ang orasan node bilang source_node, ang lib file ay gagamit ng negative_unate sa descript invter, kung tukuyin ito bilang orasan sanggunian, gagamitin ng xxx_edge sa descript inverter. Ngunit kung paano descript isang saliwain ay hindi dapat nakasalalay sa tukuyin ang input ng node, kaya kaya ako naguguluhan.

 

[maxsnail]

pt magkaroon ng higit command, kaysa dc ay hindi maaaring gawin, pt at dc gamitin ang parehong tiyempo analisador engine

 

[firendchn]

una, kailangan mong suriin ang pagpilit tama o hindi. pagkatapos, muling palabas ng pelikula Sta, kung paglabag ay hindi maaaring alisin pa rin, dapat mong suriin ang iyong disenyo.

 

[haosg]

Sa tingin ko na ang paggawa ng higit na pagsisikap sa Abril ay maaaring ayusin ang pinaka paglabag sa Sta, maaari mong taasan ang setup / hold tiyempo check margin sa Astro. kung pagpilit ang may error, mo ring hanapin sa Abril stage at ayusin ito.

 

[JasonMa]

Tingin ko PT ay mas mahusay at mas mabilis kaysa sa DC at karamihan sa mga paglabag sa post Sta maayos sa pamamagitan ng P & R kasangkapan.

 

[gaonkc]

kung pre-layout Sta paglabag, maaaring maayos sa panahon ng P & R, kung post-layout Sta paglabag, ay dapat na pagtatasa sa ayusin ito.

 

[visualart]

sa aking opinyon, dapat mong patakbuhin ang P & G gamit ang impormasyon sa pagka-antala muli.

 

[tigerliu]

Hi, Una, ang pagmamaneho engine ng DC at PT ay hindi ang parehong at ang PC engine tiyempo pagtatasa ay mas malakas na, althogh sa prinsipyo sa loob ng dalawang mga kasangkapan ay maaaring ang parehong. Sa malalim na sub-micro disenyo, tulad ng .13 proseso, DC ay hindi ang pinakamabuting pagpili. Mayroon kang gamitin Pisikal na tagatala, ngunit ikaw pa rin ay maaaring gumamit ng PT gawin Sta. PT ay ang signoff tool, ang gusto mong tapeout iyong maliit na tilad, mayroon kang gamitin ito. Pangalawa, kung mayroon kang paglabag sa PT. Una sa lahat, suriin ang iyong constrains upang makita kung mayroon kang tamang hadlang (Karamihan ay nangyari). Pagkatapos, maaari mong baguhin ang iyong mga P & R kung marahan ay hindi masyadong maraming (

 

[michealwolf]

Paano ko reoptimization ang disenyo sa DC? 1. Kung gumagamit reoptimization-disenyo ng utos, ay ang PDEF (gate ng impormasyon sa lokasyon) kinakailangan? ang maaari kong gawin ito nang walang ang PDEF? 2. Pagkatapos reoptimzation, aming nakuha ng isang bagong netlist. Maaari Astro kunin ang netlist na gawin ang isang Eco daloy batay sa mga lumang resulta? Kung may isang malaking pagbabago halaga, Astro ay maaaring hindi maaaring hawakan ito? 3. o Astro gawin ang mga bagong netlist gawin P & R mula sa simula. Kung gayon, netlist ay optimized na batay sa mga lumang Bumalik-annotation ng data. Ay nakatulong sa iyo na may isang bagong Astro tumatakbo? 4. Maaari ko bang gamitin DC upang bumuo ng isang bagong netlist na may-update pagpilit, sa naturang sitwasyon. Salamat ng maraming.