4 input ahas sa VHDL ahas

[killersbeez]

hello, may i tanong mainit sa programa ahas na may 4 na input sa VHDL! i ginawa ang VHDL code na ito ay ito tama?! Library ieee; Gamitin ieee.std_logic_1164.all; ENTITY ahas AY generic (dummy: oras: = 0 ns); Port (A, B, C, D: SA std_logic; kabuuan: out std_logic); END ENTITY; architecture functional NG ahas AY simulan ang proseso (A, B, C, D) simulan kung (A = '0 'at B = '0' at C = '0 'at D = '0') at pagkatapos kabuuan

 

[Fl1pFl0p]

Ipinapalagay ko na ikaw ay nagsisimula out, marahil para sa isang klase, kung saan ang onda carry ahas ay ang isa na gusto mo ay seaching para sa. [Url = http://www.altera.com/support/examples/vhdl/v_f_add8.html] VHDL: onda-carry ang ahas [/url] at ito nagpapaliwanag ang ahas carry ng onda [url = http://www.search .com / reference / Adder_ (electronics] Sanggunian para sa ahas (electronics) - Search.com [/url]) na dapat makatulong.

 

[killersbeez]

sabi ni ito para sa akin at i nakahilig mahanap kung ano ang mali doon: (digi.vhdl: sa ahas (functional): digi.vhdl: 64: syntax error, hindi inaasahang t_PROCESS, na umaasa t_IF sa proseso v2cc: digi.vhdl: 1 error

<span style="color: grey;"><span style="font-size: 10px">---------- Post idinagdag sa 00:45 ---------- Nakaraang post ay sa 00:27 -------- -! </span></span>
mahanap ang problema lahat gumagana, ngunit ito ng isang 4 input ng ahas o ng isang bagay iba pang?!

 

[Fl1pFl0p]

Ipinapakita ng linyang ito ang bilang ng mga input: SA STD_LOGIC_VECTOR ( 7 DOWNTO 0 ) ito ay isang 8bit ahas. Ang onda ahas ay maaaring cascaded sa bilang ng maraming mga bits na nais mong. Kung nabasa mo ang reference na link sa itaas, at ang para sa loop ay nagdudulot ng pagkalito, subukan ang pagbabasa ng halimbawang ito. [Url = http://vhdlguru.blogspot.com/2010/03/4-bit-ripple-carry-adder-using-basic.html] VHDL coding ng mga tip at tricks: 4 bit onda na carry ahas gamit ang pangunahing lohika Gates [/url] Ito ay isang antas ng 4bit gate ahas at pagsubok ng hukuman upang gayahin ang pag-uugali.

<span style="color: grey;"><span style="font-size: 10px">---------- Post idinagdag sa 18:31 ----- ----- Nakaraang post ay sa 18:15 ----------</span></span>
O wooo ... ay hindi makita ang iyong code sa itaas. Saan na nanggaling mula sa?

 

[sanju_]

hi sa iyong programa ang kanilang ay hindi carry at sa halip ng "kung" maaari mong gamitin ang "kaso" ay mas mahusay na ... kung gusto mong gamitin ang "ibang tao kung" mas mahusay na gamitin ang "elsif ".... maaaring nakukuha mo ng error sa iyong code dahil ginamit mo ang maraming mga "kung" at isang "end kung" http://www.edaboard.com/thread190952.html

 

[vipinlal]

Isang mungkahi, nag-aalok ng VHDL elsif. Kaya sa halip ng paggamit ng ibang tao kung sa bawat oras na maaari mong gamitin elsif. Ang code ay hitsura cleaner at madaling debug. Ginamit mo ang maraming mga "ibang tao kung" sa itaas code, ngunit doesn't sapat na "end kung" upang masakop ang mga ito lahat.