N
no_mad
Guest
Hi, kasalukuyan ako nakaharap ng isang problema sa panahon ng pagbubuo sa Xilinx XST. Ang problema ay ang aking mga disenyo ay may 2 clocks, pangunahing orasan (clk) at sck. Ako gamit ang mga Spartan-IIE development Xilinx board upang i-verify ang aking disenyo. Samakatuwid, ako bibigyan ng clk sa panloob na orasan at sck na nakatalaga sa gumagamit I / O pin. Ngunit kapag ako ay nag-mapa ito, ito ay nagbibigay sa akin ang error na ito. ERROR: MapLib: 93 - Iligal LOC sa IPAD simbolo ng "sck" o BUFGP simbolo sa "sck_BUFGP" anumang mga mungkahi Thanx in advance no_mad