X at Z pagpapalaganap sa Disenyo

[kunal1514]

Hi Lahat, Maaari katawan ng anumang ipaliwanag sa Ano ang kondisyon ng X at Ang Z propagates sa disenyo.

 

[jeet_asic]

kung saan ang disenyo? hindi nakakakita ng anumang mga imahe.

 

[ljxpjpjljx]

karaniwang namin ay i-debug ang mga X sa gate antas simulation! kung saan bahagi ang gusto mong malaman?

 

[kunal1514]

Ipagpalagay sa waveform ako nakakakita ng X at Z ng propagating para sa isang partikular na signal. Ano ang dapat ang aking diskarte patungo sa pagde-debug para sa X at Z pagpapalaganap. [COLOR = "Silver"] [SIZE = 1] ---------- Post idinagdag sa 17:13 -------- - Nakaraang post sa 17:12 ---------- [/SIZE] [/COLOR] Nangangahulugan X o Z pagpapalaganap

 

[sushil.ece]

X progagation nanggagaling ang pagtatalo sa simulation nangangahulugan teh parehong net ay hinihimok mula sa dalawang mga pinagkukunan. Hindi ako sigurado kung aling tool kang gumagamit. Kung ikaw ay gumagamit Debussy pagkatapos ay maaari mong easiy taluntunin ang netlist sa pamamagitan ng paglo-load ng iyong disenyo. Kung ito ay Post synthesized netlist ay mga X maaaring dumating mula sa Dahil sa ang tiyempo paglabag sa kabiguan pagkatapos ay kailangan mong Kilalanin ang kabiguan ng pinagmulan sa pamamagitan ng backtracing ang netlist. "Z" ang pagpapalaganap ay dahil sa mga bukas na wires. Mayroon kang bumalik badha kahit na sa kasong ito sa din

 

[kunal1514]

Tingin ko ay nawawala namin ang isa pang dahilan para sa (X) pagpapalaganap sa mga disenyo, kung saan ay (Set-up) at (hold) paglabag. Ako ay pagbabasa ng isang artikulo na mentions sanhi ng (X) pagpapalaganap habang ginagawa (GLS - Gate Level simulation). Ay tiyempo paglabag [COLOR = "Silver"] [SIZE = 1] ---------- Post idinagdag sa 14:27 ---------- Nakaraang post ay sa 14:26 ---------- [/SIZE] [/COLOR] Mangyaring magbigay ng karagdagang detalye o papeles upang suportahan sa itaas nabanggit mga komento