walang load pinakamasama kaso para sa katatagan?

[analogmind]

Bakit walang load pinakamasama kaso para sa katatagan pagtatasa ng opamp? Ano ang mangyayari kung kami ay may load ang paglaban at gawin katatagan pagtatasa? (Ibig sabihin break loop at test) Bakit dapat na namin load kapasidad habang ginagawa katatagan pagtatasa? Bakit kami hindi may load pagtutol habang ginagawa katatagan pagtatasa?

 

[leo_o2]

Karaniwan, ang output node ay magbigay ng kontribusyon sa isang hindi-nakapamamayani pol sa ilalim ng mabigat na load. Gayunman, pol na ito ay maging mas mababang dalas pol kapag load ay mabawasan na 0A. Walang load ay nangangahulugan ng pagtutol ay mataas. RC ay malaki. Sa break loop, pls gumamit ng isang malaking inductor (> 10GH).