Vhdl sa ASIC

[OvErFlO]

Ano ang kailangan ko upang trasform ang aking Vhdl mga digital na disenyo sa isang ASIC IC proyekto?
Kahit sino ay maaaring sabihin sa akin, ang pamamaraan at kung ano ang software na maari kong gamitin?

Salamat

 

[brmadhukar]

Maaari kang pumili mula sa dalawang opsyon.1.-Convert ito sa EDIF (prefferably. 2.0) netlist at sundin EDIF sa GDSII ASIC daloy.2.Direkta synthesise iyong VHDL RTL sa anumang ASIC synthesi kasangkapan at sundin RTL sa GDSII disenyo daloy.

Synopsys tools

 

[OvErFlO]

Puwede ba kayong naglalarawan sa akin na proseso at mga kasangkapan na maari kong gamitin?
Ano
ang mga software ang pag-convert ng EDIF sa GDSII Asic at VHDL sa GDSII?Maari ko bang gamitin ang ritmo IC5033 upang gawin ito ay gumagana?Thanks ...

<img src="http://www.edaboard.com/images/smiles/icon_wink.gif" alt="Sa isang kisap-mata" border="0" />

 

[sandusty]

VHDL (RTL) -> synopsys DC -> VHDL, Verilog (gate antas)

Gate Level -> indayog SE / Synopsys Astro (milkyway) -> GDSII o

VHDL (RTL) -> magma -> GDSII

GDSII pangangailangan na isinalin sa masks pagkatapos ay ipadala sa fundries at gumawa ng chips