verilog pakikipanayam sagot na kinakailangan

S

satishkumar

Guest
1) Dahilan na paggamit # bago ang oras hal] # 15 reg_a [2] = 1'b1; 2) Disenyo kontra, ang counter ang dapat ipakita sa kahit at kakaibang numero? anumang num ng counter.as bit gusto namin namin tayuan kailangan namin ng counter 3) gawain paganahin ang function ngunit hindi function? bakit, paliwanag kinakailangan iwan ang pagkakaiba, paliwanag na kailangan sa pagkukudigo estilo 4) kung ano ang kalagayan ng lahi? kung paano upang maiwasan ang lahi kondisyon? ang topic na ito araises sa VHDL, kung araises ay kung paano at kailangan ng paliwanag. Mayroon bang anumang mga pagkakaiba sa pagitan ng mga digital na kalagayan ng lahi at sa verilog lahi kondisyon (araise sa pagharang pagtatalaga) alam ko kung ano ang kalagayan lahi arround at kondisyon ng lahi 5) Uri ng simulation? na kung saan ay mas mahusay?
 

Welcome to EDABoard.com

Sponsor

Back
Top