tulong: tungkol sa paggamit ng Mentor Graphic's FPGA Advantage 5.4

[eruca]

Hi, ako ay ang paggamit ng FPGA Advantage 5.4.There ay isang problema kapag sinundan ko ang pagsisimula gabay upang malaman kung ang malambot ay trabaho well.I import ang sample code tulad ng tulong sa paggawa ng papel, nalilimas ang mga error at nagsimula ang Modelsim.kailan ako tried sa set probes, ang modelsim lumabas na may mga sumusunod na mensahe:

Data paghahanda hakbang natapos, i-check transcript ...
-------------------------------------------------- -------------------------------
Pagbabasa D: / FPGAdv53/Modeltech/tcl/vsim/pref.tcl
Pagbabasa D: / FPGAdv53/Hds/resources/downstream/modelsim/hdsInit.tc_
Konektado sa HDS
# Sinusubukan stack suminag Sig 11
# Signal nahuli: signo [11]
# Vsim_stacktrace.vstf nakasulat na
# Kasalukuyang oras Wed Apr 16
22:11:46 2003
# ModelSim Stack bakasin
# Program = vsim
# Id = "5.6a"
# Version = "2002,04"
# Petsa = "Apr 29 2002"
# Platform = win32
# 0 0x004ef741: '<unknown (@0x4ef741)> 0x59211'
# 1 0x004ef787: '<unknown (@0x4ef787)> 0x59257'

# Corrupt Tumawag Stack

** Fatal: (SIGSEGV) Bad puntero access.Isinasara vsim.
vsim ay exiting gamit ang code na 211

Could kahit sino tumulong ako sa problemang ito?

Thanks!!

 

[arena_yang]

Hi kaibigan,

Ako had gotten ilang pagsasanay sa FPGA Advantage.but Wala akong ang s / w sa kamay ngayon, kaya hindi ko ulitin ang error na patakbuhin mo ang
in
Ngunit tingin ko kung ikaw ay tatakbo / gayahin ang iyong mga disenyo sa isang magkahiwalay na kapaligiran Modelsim hindi invoke ito sa HDL Designer.