X
xaviar
Guest
ang aking kinakailangan sa disenyo ay SFDR> 80dB.I ay basahin ang ilang mga papel tungkol dito, karamihan sa mga ito isaalang-alang Vsb hindi katumbas ng 0 ay ang frist dahilan distortion.My disenyo ipatupad support hindi triple-rin ang teknolohiya, kaya pumili ng pmos transistor ay ang tanging pagpipilian sa me.Using pmos ay nangangahulugan na ang mas mas malaking W / L kaysa sa kapilas upang makamit ang parehong Ron. Una, malaking W / L halata feedthrough epekto na kaugnay sa VIN, bawasan ang pagganap ng switch.From ang tanaw ng teorya, maaaring alisin ng ilalim-plate sample ng feedthrough at singilin iniksyon, ngunit gamitin i ilalim-istraktura ng sample ng plate sa Hspice , ang resulta ng simulation ay na Vout ay floating.How i-configure ang circuit na alisin ang epekto ng feedthrough. Bukod dito, upang ihambing ang bulk-epekto-free na istraktura sa bulk-epekto na istraktura, dalawang istraktura ay kunwa sa pamamagitan ng Hspice.The simulation magpahiwatig na ang bulk-epekto-free SFDR ng pagbaba ng istraktura sa pamamagitan ng 3dB, Bakit?? Huling ngunit hindi ang hindi bababa sa, ano ay ang tamang paraan upang masukat ang pagganap ng switch.I paggamit Hspice upang makakuha ng *. tr0 at i-import ang data sa Matlab.It ay natagpuan na ang TIME parameter ay pagbabago ng hakbang, kaya hindi ito maaaring gamit panahon sampling.I ginamit ng isang sain alon upang subukan ang paraan na ito, ang ilang mga maharmonya pagbaliktad (tungkol sa-60dB) at ingay ay maaaring nakita sa balangkas ng ang FFT-kaya nalilito! So mybe pamamaraang ito ay may kasalanan, kung paano upang malutas ito.