P
proacmi2k
Guest
Kailangan ko upang kumonekta Spartan XC3S400 (3.3) sa tatlong bagay 5E micro-magsusupil (5V)
ang aking mga disenyo ay may tatlong pangunahing sangkap.
1.FPGA (3.3V)
2.Panlabas na FIFO (3.3V)
4.Tatlong bagay 5E micro magsusupil (5V)
ang FPGA continuoesly bumubuo ng ilang mga data at ipadala ito sa panlabas na FIFO (3.3V).
ang FIFO katayuan ng signal ay dadalhin sa pamamagitan ng FPGA sa 5E micro magsusupil.
ang 5E micro magsusupil sa ang batayan ng katayuan ng signal (Half bandila), ay bumubuo ng mga kurso orasan upang makuha ang data mula sa FIFO.
ang 5E ipadala ang READ CLCK sa pamamagitan ng FPGA sa FIFO.
ang 5E pangkalahatang Data Bus at Address ng bus ay basahin ng FPGA.
FPGA gumagamit ng Address ng bus ng 5E upang mabasa at piliin ang mga partikular na mga aparato.
ang 5E databus ay bidirectional sa FPGA.ilang beses 5E ilagay ang data at ilang beses FPGA ilagay ang data (ang output ng FIFO sa pamamagitan ng FPGA sa 5E).
ito ay ang sistema.
pagayon ako mangilangan sa interface ng FPGA 3.3 IOz sa 5V IOz ng 5E ..
parehong bilang inputs at outputs.
ako ay wala na sa pamamagitan ng lahat ng mga post sa isyung ito.
ako na malaman na ang FPGA inputs ay maaaring gawin 5V tolerent kaya lang resistors ay kinakailangan.
ngunit dahil 3.3V VIH / Vol antas ay unappropriate para sa 5V, kaya walang dapat
ang ilang mga transleytor ICS upang kumonekta sa FPGA outputs sa 5E.
ako may dumating sa maraming mga solusyon,
1.Paggamit ng salawikain Translators ICS
2.Paggamit ng PERICOM boltahe mga tagasalin na antas.ito
matapos ang lahat ng ito sa mga detalye, ang aking simpleng katanungan o mas mabuti, ay humiling na,
mabait mula sa iyong karanasan, mga simpleng iminumungkahi sa akin ng isang IC #, nito tagagawa,
(Preferrebly ang isa na makukuha mula sa DIGIKEY), atipan ng pawid marami maaasahan at tunay na ginamit, o u kung ano ang iminumungkahi.thanks ..
plz ring gumawa ng isang direktang sumagot sa project_acmi (sa) yahoo.com
ang aking mga disenyo ay may tatlong pangunahing sangkap.
1.FPGA (3.3V)
2.Panlabas na FIFO (3.3V)
4.Tatlong bagay 5E micro magsusupil (5V)
ang FPGA continuoesly bumubuo ng ilang mga data at ipadala ito sa panlabas na FIFO (3.3V).
ang FIFO katayuan ng signal ay dadalhin sa pamamagitan ng FPGA sa 5E micro magsusupil.
ang 5E micro magsusupil sa ang batayan ng katayuan ng signal (Half bandila), ay bumubuo ng mga kurso orasan upang makuha ang data mula sa FIFO.
ang 5E ipadala ang READ CLCK sa pamamagitan ng FPGA sa FIFO.
ang 5E pangkalahatang Data Bus at Address ng bus ay basahin ng FPGA.
FPGA gumagamit ng Address ng bus ng 5E upang mabasa at piliin ang mga partikular na mga aparato.
ang 5E databus ay bidirectional sa FPGA.ilang beses 5E ilagay ang data at ilang beses FPGA ilagay ang data (ang output ng FIFO sa pamamagitan ng FPGA sa 5E).
ito ay ang sistema.
pagayon ako mangilangan sa interface ng FPGA 3.3 IOz sa 5V IOz ng 5E ..
parehong bilang inputs at outputs.
ako ay wala na sa pamamagitan ng lahat ng mga post sa isyung ito.
ako na malaman na ang FPGA inputs ay maaaring gawin 5V tolerent kaya lang resistors ay kinakailangan.
ngunit dahil 3.3V VIH / Vol antas ay unappropriate para sa 5V, kaya walang dapat
ang ilang mga transleytor ICS upang kumonekta sa FPGA outputs sa 5E.
ako may dumating sa maraming mga solusyon,
1.Paggamit ng salawikain Translators ICS
2.Paggamit ng PERICOM boltahe mga tagasalin na antas.ito
matapos ang lahat ng ito sa mga detalye, ang aking simpleng katanungan o mas mabuti, ay humiling na,mabait mula sa iyong karanasan, mga simpleng iminumungkahi sa akin ng isang IC #, nito tagagawa,
(Preferrebly ang isa na makukuha mula sa DIGIKEY), atipan ng pawid marami maaasahan at tunay na ginamit, o u kung ano ang iminumungkahi.thanks ..
plz ring gumawa ng isang direktang sumagot sa project_acmi (sa) yahoo.com