sample at hold na para sa adc

M

mubi17

Guest
kailangan i hiwalay sample at i-hold para sa iba't ibang mga parallel mga yugto ng 6 flash adc bit gamit ang 0.18u o lamang ng isang S / H ay maaaring tumagal ng pagkarga ng lahat ng mga yugto
 
hindi .... isang sample at hold na ay sapat na ibinigay mong kontrolin ang umuko maayos ....
 
sa flash architecture ADC hindi na kailangan ng S / H circuit.
 
kung paano mo sabihin wala namin kailangan ang isang S / H circuit ... mayroong tiyak na propogation pagkaantala sa signal na nakikita ng bawat isa ng COMPARATOR down na hanay ng mga ginamit comparators .... sa 6 bit malinaw naman may 63 comparators at resistive hagdan kasama parasitiko kapasidad ay magdudulot ng error kung ang input ng signal ay iba't ibang mabilis ....
 

Welcome to EDABoard.com

Sponsor

Back
Top