Power-gating gamit MTCMOS sa SRAM

[z3nger]

Hello sa lahat. Maaari isang tao ipaliwanag sa akin kung paano ang SRAM cell namamahala upang panatilihin ang kanyang data kapag ikaw ipatupad kapangyarihan-gating? Sa pag-aakala ng isang 6T architecture cell, minsan igiit mo pagtulog, bumalik sa likod upang inverters ay nawalan na ng kapangyarihan .. paano ito panatilihin ito halaga? thanks in advance.

 

[haykp]

Actually upang i-save ang mga estado ang mga laging-sa kapangyarihan ng tren ay konektado sa eskematiko. At pagpapanatili flops ay nakapasok sa mga disenyo. Para 6T cells, karaniwang sila ay hindi kapangyarihan gating, kung hindi, sila ay maluwag ang kanilang estado.