"ports" na walang kinalaman

[shabbs]

Hai doon!
Salamat sa pagbabasa post.I na ito ay may tanong na, Ano ang dapat gawin ng isa sa mga walang kinalaman port (o input output). Ok na ba ito sa iwan ito ng bukas kung sino pa ang paririto sa lupa namin ito o ilagay sa mataas na halaga. Mamaya sa disenyo habang gamit ang parehong port.Wouldnt ang output ay may error na?

 

[vikas_lakhanpal27]

Maaari naming iwan ang output ngunit Buksan ang input shuld ay nakatali sa '0 'o '1' bilang ng bawat sa aming disenyo

 

[A. Anand Srinivasan]

Aalis port ng isang nakahiwalay na humantong sa ingay pagkabit ...kaya ito ay isang mas mahusay na ideya na ikonekta ito sa lupa o Vdd ..ay ito o input output ..

 

[vikas_lakhanpal27]

Anand,
maaari u ihagis ang ilang mga karagdagang liwanag sa ingay pagkabit?
at 1 more duda ako dont isipin kung iwan namin output bukas sanay ito makakaapekto sa functality ng ASIC.i may kaliwa output bukas kaya maraming beses na ngunit ako didnot mukha ang anumang problema.
Huling na-edit sa pamamagitan ng vikas_lakhanpal27 sa Enero 22, 2008 8:10; edited 1 time in total

 

[A. Anand Srinivasan]

ng isang nakahiwalay kawad maaaring magbago sa mga tuntunin ng boltahe ...ang pagbabagu-bago ugali ay marami ngunit sa mga tuntunin ng kapasidad ang mga pagbabago-bago ang nakakaapekto sa malapit na wires napakaraming mga walang kinalaman wires worsens ang kaso sa karagdagang at magiging sanhi ng pagkaipon ng ingay ...

 

[ramanav]

Sa Cmos inputs hindi dapat kaliwa patid.
Output kung hindi nakakabit sa kaliwa ay pagsimulan crosstalk at short circuit ay maaaring mangyari at boltahe drop ay mataas na sa net.

 

[kumar_eee]

Paano ito sa pagtatasa ng ingay at Signal integridad kalkulasyon ay tapos na?.

 

[kimhj103]

Matapos ang paggawa ng P & R sa Astro at i-save nito hierarchical netlist bilang verilog file, maaari mong mahanap ang ilang mga "ports" na magkahiwalay na nabuo sa input at / o output port.Kung ito ay sa port input, na dapat ay konektado sa VDD o VSS (sa tingin ko ito ay karaniwang konektado sa VSS).Ngunit kung ito ay sa output port, na hindi bagay na konektado sa VDD / VSS o hindi.

 

[A. Anand Srinivasan]

kumar_eee wrote:

Paano ito sa pagtatasa ng ingay at Signal integridad kalkulasyon ay tapos na?.

 

[iwpia50s]

Hindi mo ay tukuyin kung ito ang input / output ng isang cell o isang module.Kung ang isang module at walang mga selula konektado sa mga ito, pagkatapos ay parehong input at output ay maaaring walang kinalaman sa kaliwa.Kung ito ay isang cell at pagkatapos ay kailangan mo itali ang input ng hi o pagmasdan, ngunit ang output ay maaaring walang kinalaman sa kaliwa.