A
aeneas81
Guest
Mahal na lahat,
maaari kahit sino masiyahan magturo sa akin kung paano gumawa ng Pins na maaaring gamitin bilang input pin pati na rin ang output pin (sa VHDL)?Ako tried gamit ang:
twowayPin: INOUT std_logic_vector (63 DOWNTO 0);
ngunit kapag ako maglista ako got ang follwing babala:
Babala: Tri o OPNDRN buffers permanenteng naka-enable
at ang default signal ay maging lahat ng ZZZZZZZZZZZ
kung ako subukang gayahin ang isang input ng data, ito ay magbigay ng isang babala na ang hudyat ng pagtatalo ang mangyayari ..
pls help pls help ...maraming salamat
maaari kahit sino masiyahan magturo sa akin kung paano gumawa ng Pins na maaaring gamitin bilang input pin pati na rin ang output pin (sa VHDL)?Ako tried gamit ang:
twowayPin: INOUT std_logic_vector (63 DOWNTO 0);
ngunit kapag ako maglista ako got ang follwing babala:
Babala: Tri o OPNDRN buffers permanenteng naka-enable
at ang default signal ay maging lahat ng ZZZZZZZZZZZ
kung ako subukang gayahin ang isang input ng data, ito ay magbigay ng isang babala na ang hudyat ng pagtatalo ang mangyayari ..
pls help pls help ...maraming salamat