PCI IP Core v5.1.9

F

FoxB

Guest
Hi LAHAT!

PCI IP Core v5.1.9

Katayuan: magagamit - maintenance release

Features:
- Pag-aayos ng iba't-ibang mga isyu na natagpuan sa v5.1.8
(tingnan ang kumpletong Kasaysayan ng Pagbabago na dokumento para sa mga detalye-http: / / www.plda.com / pcicore / pci_core_history.pdf / 17KB)- Pag-aayos ng mga posibleng matakpan ang aktibidad sa kapangyarihan ng pamamahala ng estado kaysa sa iba pang mga D0.
- Pag-aayos ng malagkit na i-reset ang pag-andar (PME kaganapan mula sa D3cold) bilang asynchronous (PCI o i-reset ang I-reset ang PowerOn) at i-reset ang kasabay ngayon ay lamang ang kapangyarihan management i-reset
- Pag-aayos-pareho pagkalkula gamit ang "cbe_out" senyas sa halip ng "cbe_in" senyas para sa master transaksyon.
- Pag-aayos ng mga posibleng pagkawala ng data na maaaring mangyari sa panahon ng 64-bit sumulat DMA sa unang data kapag ang DMA restart / magpatuloy nito transfer na matapos ang isang latency timer kaganapan (bug ipinakilala sa Version 5.1.8 lamang).
- Pag-aayos ng master pagwawakas problema kapag latency timer ay mamamatay para sa mababang halaga ng latency timer magrehistro kapag bigyan ay matatanggal bago ang unang bahagi ng data.
- Pag-aayos Bar boundary problema sa target idiskonekta walang data kapag panlabas na master subukan mag-cross ang mga napiling Bar hangganan.
- Pag-aayos PERR # output paganahin ang problema.
- Pag-aayos SR15 error sa pag-uulat sa SERR # error kahit na sa sistema ng pag-uulat ay hindi pinagana.

FoxB

 

Welcome to EDABoard.com

Sponsor

Back
Top