Pangkalahatang mga katanungan sa larangan ng digital na disenyo

A

abhineet22

Guest
1. Ano ang setup / hold oras at metastability? 2. Paano magkabit ng dalawang kasabay digital na disenyo sa mga iba't-ibang domain orasan? o Paano upang kumonekta asynchronous panlabas na signal sa kasabay disenyo? 3. Ano ang DFT? 4. Whal ay lohika lahi?
 
ha-ha-ha ... Ako writed ang mga tanong na ito sa ASIC board lamang para sa interwivers? Sigurado ka nagtanong mga tanong na ito sa trabaho pakikipanayam?
 
1. Ano ang setup / hold oras at metastability? Ans: Itakda up oras ay ang minimum na oras para sa isang input para sa isang syncronous circuit upang manatiling pare-pareho bago ang orasan gilid traniston . Hold oras ay ang minimum na oras para sa input upang manatiling pare-pareho matapos ang paglipat ng orasan gilid . Kung ang dalawang kondisyon na ito ay hindi pa nakikilala, ito ay humantong sa metastability kung saan ay isang hindi kilalang estado. 2. Paano magkabit ng dalawang kasabay digital na disenyo na may iba't-ibang domain orasan? O Paano upang kumonekta asynchronous panlabas na signal sa kasabay disenyo? Ans: Mayroon kang gumawa ng pagbawi ng orasan. Karaniwan mga tao ay gumagamit ng isang orasan circuit sa pagbawi sa form ng DLL / PLL. Ito ay matiyak na ang data ay inilipat synchronously sa susunod na 3 orasan domain. Ano ang DFT? DFT ay disenyo para sa testability 4. Whal ay lohika lahi? Kondisyon ng lohika lahi umiiral kapag, dalawang kapwa-eksklusibong mga kaganapan ay sabay-sabay na pinasimulan sa pamamagitan ng iba't-ibang mga elemento circuit sa pamamagitan ng isang solong sanhi, bagsak ang predictability. Halimbawa kapag Q at QB (Q at QB ay kapwa eksklusibong) sa isang SR trangka sa uri ng NAND ay napipilitang sa '1 'sa pamamagitan ng input SR kapag nag-on sila sa "0" sa parehong oras. Samakatuwid posibilidad namin upang magdagdag ng ilang mga pagkaantala sa pagitan ng isa sa mga outputs, sa gayon na ang iba pang mga output ay nanalo.
 
2. Paano magkabit ng dalawang kasabay digital na disenyo na may iba't-ibang domain orasan? O Paano upang kumonekta asynchronous panlabas na signal sa kasabay disenyo? Ans: Mayroon kang gumawa ng pagbawi ng orasan. Karaniwan mga tao ay gumagamit ng isang orasan circuit sa pagbawi sa form ng DLL / PLL. Ito ay matiyak na ang data ay inilipat synchronously sa susunod na domain orasan Normal na tao ay nakatira simly:)) trigger chain ay pinakasimpleng solusyon sa problemang ito.
 
3. DFT (Design para sa testability) ay isang paraan na magdagdag ng ilang karagdagang mga logics upang dagdagan ang testability. Sa ibang salita, ang isang paraan ng pagdagdag ng ilang karagdagang mga logics sa kadalian pagsubok ang circuit.
 
setup oras = oras kung saan ang ur input ay dapat na matatag kaya ang orasan na maaaring makita ito. hold ang oras = oras pagkatapos ng clcok gilid hanggang kung saan ang output ay dapat na matatag. Metastability ay ang palatandaan na kung saan ang estado ng output ay hindi maaaring napansin dahil sa ang setup o hold violation.This nangyayari pangunahing sa orasan domain tawiran. DFT ay disenyo para sa test. Para sa pagkonekta ng 2 mga disenyo sync sa ibang clocks u ay maaaring gumamit ng double antas sinkronisator ...... kaya na MTBF ay matugunan.
 
mahal jas_baksi hindi sumasang-ayon i sa iyo [Kulay = red] Metastability ay ang palatandaan na kung saan ang estado ng output ay hindi maaaring napansin dahil sa ang setup o hold ng violation.This nangyayari pangunahing sa orasan domain na tawiran [/Kulay]. [Kulay = # 444444] Metastability ay maaari ring mangyari nang walang orasan domain tawiran, sabihin para sa mataas na network fanout. [/Kulay] [Kulay = red] Para sa pagkonekta ng 2 mga disenyo sync sa ibang clocks u ay maaaring gumamit ng double antas sinkronisator ...... kaya MTBF na matugunan [/Kulay] MTBF ay may kaugnayan sa sync ang buhay hindi sa timing.
 
salamat sa Mr spauls para sa Inaayos me.Ur support ay appreciated sa hinaharap.
 
Kapag kami sa pagkonekta ng dalawang iba't ibang mga bloke ng mga iba't-ibang domain orasan, Narito ang sitwasyon kung saan ang setup at hold oras paglabag nangyari, kaya pangangalaga ay dapat ay dadalhin na may arises walang metastability kondisyon. U ay maaaring gumamit ng isang tingnan ang delaybetween kabiguan ang magkabit upang maiwasan ang metastability. o dalawa o tatlong. kaya ang aking tanong ng isa pang magiging setup at holtime paglabag maaari sa isang solong circuit orasan domain. Mangyaring tumingin sa ito at tumugon
 
Disenyo para sa testability ay tumitingin ang mga paghihirap ng pagsubok sa panahon ng yugto ng disenyo at pagdidisenyo ng hardware para dito ..
 

Welcome to EDABoard.com

Sponsor

Back
Top