pamamaraang para sa isang kumpletong verification

[rprince006]

Hi guys pagpapatunay,

Tulad ng katawan ang bawat nakakaalam, pagganap ng pagpapatunay ay isang mahirap na gawain, at walang
industriya standard lumilitaw / tools sa patlang.Karamihan sa mga kompanya ng ASIC may kanilang sariling mga pamamaraang, at karamihan sa kanila ay mga kumbinasyon ng ilang mga estado ng sining
lumilitaw / tools.Sa kasalukuyan, kami ay gumagamit ng tranditional HDL / C testbench base daloy, sa
cover pinaka-direktang mga pagsusulit, at paggamit ng specman / e sa pabalat ng ilang mahirap random
mga pagsusulit, gamit din pormal na paraan lamang para sa isang masusing pagsusuri module na antas.

Maaari ninyo guys mangyaring makipag-usap tungkol sa mga diskarte ikaw ay gumagamit ng para sa pagganap ng pagpapatunay para sa mga komplikadong sistema?

Maraming salamat!

Regards,
rprince006,

 

[Arnold]

Kung ikaw ay may access sa malakas aautomat verification tampok na ibinigay ng specman piling tao, bakit kailangan mo pa ring HDL / C testbench?

gamitin ko sawa kasama ang pakete myhdl bilang HVL.Ito ay malakas at libre.gamitin ko PSL bilang ang badya wika para sa sentido-suri at pagganap na coverage ng grupo / point kahulugan.

Ang problema ko ay na hindi ko magkaroon ng isang mabuting solver pagpilit sa sawa pa.

 

[rprince006]

Hi Arnold,

Dahil kami ay sa isang malaking proyekto ng pagpapatunay ng isang komplikadong sistema, aming
may sa re-gumamit ng ilan sa aming mga pagsisikap ng pagpapatunay.Ang HDL testbench ay
unang-una na binuo para sa mga direktang mga pagsusulit, at ito ay immigrated mula sa iba pang mga proyekto.
HDL-based testbench ay pa rin ang pinakamahusay na paraan para sa mga direktang mga pagsusulit, kahit ito ay
oras-ubos na magtayo.

Specman ay lubos na malakas na para sa random na mga pagsusulit, at ito ay may isang malakas na contraint
solver.Ngunit ito ay mahal, at hindi kaya madaling gamitin, dahil ito ay hindi madali
upang mahanap e reference kung ikukumpara sa Verilog at VHDL, na kung saan ay naka-industriya
standard na wika.

Wala akong ideya tungkol sa wika HVL mo nabanggit.Ikaw ay
mangyaring makipag-usap ang nalalaman tungkol sa mga ito?

Regards,

 

[zyphor]

Para sa huling tatlong chips (lahat ay higit sa 7 million gate), ginagamit namin upang maaari bumuo testbench at reference modelo.

 

[Kulprashant]

hi,

maaari mong patunayan ang disenyo gamit ang hvls tulad ng e-lang, maaari, psl / asukal, systemverilog.

tungkol,
kul.

 

[jjww110]

ako gamitin verilog psl, specman ay masyadong mahal

 

[kapangyarihan-twq]

ginagamit namin fpga system upang patunayan ang aming asic chips,

kapag nakita namin bug, at pagkatapos ay kunwa ay tumakbo upang hanapin at puksain ang bug.

rprince006 wrote:

Hi guys pagpapatunay,Tulad ng katawan ang bawat nakakaalam, pagganap ng pagpapatunay ay isang mahirap na gawain, at walang

industriya standard lumilitaw / tools sa patlang.
Karamihan sa mga kompanya ng ASIC may kanilang sariling mga pamamaraang, at karamihan sa kanila ay mga kumbinasyon ng ilang mga estado ng sining

lumilitaw / tools.
Sa kasalukuyan, kami ay gumagamit ng tranditional HDL / C testbench base daloy, sa

cover pinaka-direktang mga pagsusulit, at paggamit ng specman / e sa pabalat ng ilang mahirap random

mga pagsusulit, gamit din pormal na paraan lamang para sa isang masusing pagsusuri module na antas.Maaari ninyo guys mangyaring makipag-usap tungkol sa mga diskarte ikaw ay gumagamit ng para sa pagganap ng pagpapatunay para sa mga komplikadong sistema?Maraming salamat!Regards,

rprince006,

 

[vivek]

hi
kung mayroon kang isang HVL specman mo ang iyong buong test shopuld bangko ay ginawa sa ito??.

kapag gumamit ka ng anumang HVL maaari mong samantalahin ng pagganap na coverage.ito ay magbibigay sa ua napakagandang ideya kung magkano ang may tunay na napatunayan.kapag kayo makamit ang isang mahusay na porsyento coverage (sabihin> 90) ay maaari kang maging tunay tiwala tungkol sa iyong disenyo.ngunit ang paggamit ng pagganap na coverage na tawag para sa isang malawak na puwang sa pagkilala ng estado at ng estado espasyo pagbabawas bago ka magsimula-unlad.