Paki-tulungan ako sa labas!

[Tan]

Hello mga kaibigan,
Ako disenyo ng inhinyero (VLSI) na may 1 yr 8months ng exp.
Ako ay nagbabalak na maglipat ng aking job.My kasanayan set ay VHDL at fpga disenyo.
Gayunman ako ay hindi nakakakuha ng anumang mga tawag na ako ilagay sa aking CV sa portal ng trabaho.
Mangyaring help me out sa kung ano ang mga lugar na dapat ako mapabuti o kung saan dapat ako concentrate.How upang simulan ang aking paghahanda para sa interviews.your mungkahi ay mataas ang appriciated.

Salamat at regards

 

[research_vlsi]

Hi Tan

Ang mga lugar na u dapat ay malakas,

1.Digital Design
2.VHDL / Verilog
3.Proyekto
4.Timing analysis

kaya ang mga ito ay ang basic na puro higit sa lahat, bukod sa u ito ay dapat na maghanda ng FPGA, asic, pagpapatunay, microprocessors.

Hanapin sa u eda site ay makahanap ng maraming mga katanungan Interview napag-usapan, na maaaring makatulong sa iyo.
Huwag magbigay ng up ang pag-asa ..panatilihin ang pag-update at sinusubukan ..
cheers.

 

[Tan]

Salamat soo marami para sa iyong mga mungkahi ..

tungkol sa tiyempo analysis Maaari ninyo bang dagdagan ng mga paliwanag ...

 

[research_vlsi]

Nito na tinatawag na Static tiyempo ng PagtatasaIbig sabihin tungkol sa setup at Hold ng oras ..
http://www.edaboard.com/viewtopic.php?t=204055&highlight=setup
ang link sa itaas ay sabihin tungkol sa setup & hold sa detalye ..

din i-attach ang isang pdf para sa sequential circuit tiyempo ...pag-asa na ito ay makakatulong ..
Paumanhin, ngunit kailangan mong mag-login in upang makita ang attachment na ito

 

[Tan]

yeah ako na may pdf sa akin.
ang aking mga pag-aalinlangan ako ay nais na mapahusay ang aking coding style ..
ako ang code sa vhdl at hindi magkakaroon ng syntax error pero hindi ko sundin ang tiyempo analysis.can ninyo iminumungkahi sa akin kung paano sundin ang mga pagtatasa ng timing .. tama ako lang ang code na walang cosidering sa set up o matagal ng panahon.

ako magkulang sa malaman ang coding sa paraan na ito ay tumatanggap ng mas mababa at hardwer code ay gumagana epektibo sa lahat ng mga kondisyon.
masiyahan tumulong ..

 

[research_vlsi]

Kaya para sa u na maaaring sumangguni Xilinx coding guidelines.

sa xilinx site kung u search u maaari kumuha ang pdf ..

 

[Tan]

Salamat sa iyo kaya magkano buddy ..
Ako pagpunta sa pamamagitan ng pdf's at ang kanyang tunay na kapaki-pakinabang ...Added matapos ang 1 oras 7 minuto:I-download ang isang dokumento at sa pamamagitan ng pagpunta na, natagpuan ko ang isang konsepto ng pagbabahagi ng RESOURCE para sa OPTIMISATION LAYUNIN.
Mayroon ba kayong mga ideya tungkol sa na? Paano gamitin na sa optimise ang aking mga disenyo?cheers