L
letan
Guest
Gusto kong gamitin ang Hsim na gayahin buong maliit na tilad, ngunit mayroon akong isang katanungan:
Halimbawa:
Mayroon akong bellow mga bloke sa circuit: A, B, C at D, ngunit A, B, C ay format CDL (circuit paglalarawan wika) at D ay verilog file (RTL).Paano pagsamahin CDL at RTL na gayahin sa Hsim?Gumagamit ako ng Hsim 2.0.
Halimbawa:
Mayroon akong bellow mga bloke sa circuit: A, B, C at D, ngunit A, B, C ay format CDL (circuit paglalarawan wika) at D ay verilog file (RTL).Paano pagsamahin CDL at RTL na gayahin sa Hsim?Gumagamit ako ng Hsim 2.0.