Paano upang permanenteng tindahan ng isang bit sa FPGA?

Z

zarakhan

Guest
hi. kailangan i i-save ang isa bit sa FPGA, permanenteng. posible? kung paano?
 
oo! u programe ur FPGA bilang isang RAM / ROM at mag-imbak ang data sa na FPGA
 
Hi, ito ay talagang lubos simpleng. Hayaan nating nais mong lumikha ng isang 4-bit malawak, 8 lokasyon ROM. (Hayaan ang store lang ang address ng lokasyon + isang pare-pareho 8) Narito ang code sa VHDL. library IEEE; gamitin ieee.std_logic.all; entidad ROM ay port (ADR sa: std_logic_vector (2 downto 0);-ROM Address (0 --- 7) DATA out: std_logic_vector (3 downto 0) - Data naka-imbak sa ROM); ROM ng pagtatapos; Store ng architecture ng ROM ay simulan ang proseso (ADR) - Pagkasensitibo listahan magsimula ang kaso ADR ay kapag "000" => DATA DATA DATA DATA DATA DATA
 
Tingin ko zarakhan Nais ng non-salawahan imbakan. Gaano ka kadalas na kailangan upang baguhin ang "permanent" na bit? Siguro maaari mong gamitin ang isang FPGA na may panloob na flash memory, tulad ng sa bagong serye Xilinx Spartan-3AN:
 
[Quote = zarakhan] hi. kailangan i i-save ang isa bit sa FPGA, permanenteng. posible? paano? [/quote] Hanggang at maliban kung mayroon kang isang flash non-salawahan imbakan sa loob ng FPGA, hindi ka maaaring tindahan anuman sa loob nito nang permanente. Sa kapangyarihan sa, ang FPGA ay nakakakuha isinaayos mula sa panlabas na memory (egPROM), sa lalong madaling panahon ng kapangyarihan ang mga ay nakasara, walang, hindi mo kahit ROM, ay nananatiling sa loob. ano echo47 ay nagmungkahi ay maaaring ang pagpipilian.
 
hi. kailangan i i-save ang isa bit sa FPGA, permanenteng. posible? kung paano?
 
oo! u programe ur FPGA bilang isang RAM / ROM at mag-imbak ang data sa na FPGA
 
Hi, ito ay talagang lubos simpleng. Hayaan nating nais mong lumikha ng isang 4-bit malawak, 8 lokasyon ROM. (Hayaan ang store lang ang address ng lokasyon + isang pare-pareho 8) Narito ang code sa VHDL. library IEEE; gamitin ieee.std_logic.all; entidad ROM ay port (ADR sa: std_logic_vector (2 downto 0);-ROM Address (0 --- 7) DATA out: std_logic_vector (3 downto 0) - Data naka-imbak sa ROM); ROM ng pagtatapos; Store ng architecture ng ROM ay simulan ang proseso (ADR) - Pagkasensitibo listahan magsimula ang kaso ADR ay kapag "000" => DATA DATA DATA DATA DATA DATA
 
Tingin ko zarakhan Nais ng non-salawahan imbakan. Gaano ka kadalas na kailangan upang baguhin ang "permanent" na bit? Siguro maaari mong gamitin ang isang FPGA na may panloob na flash memory, tulad ng sa bagong serye Xilinx Spartan-3AN:
 
[Quote = zarakhan] hi. kailangan i i-save ang isa bit sa FPGA, permanenteng. posible? paano? [/quote] Hanggang at maliban kung mayroon kang isang flash non-salawahan imbakan sa loob ng FPGA, hindi ka maaaring tindahan anuman sa loob nito nang permanente. Sa kapangyarihan sa, ang FPGA ay nakakakuha isinaayos mula sa panlabas na memory (egPROM), sa lalong madaling panahon ng kapangyarihan ang mga ay nakasara, walang, hindi mo kahit ROM, ay nananatiling sa loob. ano echo47 ay nagmungkahi ay maaaring ang pagpipilian.
 
You must log in or register to reply here.

Welcome to EDABoard.com

Sponsor

Back
Top