Paano upang ilipat ang iyong FPGA orasan habang tumatakbo ang system

[Vonn]

iam sinusubukan mong ilipat ang aking orasan habang tumatakbo ang system ko ginamit ng isang MUX bilang isang kasabay statement kaya na kapag kapangyarihan up Kung FPGA makita ang 1 sa isang ako / o pin ito pinipili ang mga orasan source 1 at kung makita ito 0 ito ay piliin ang source 2 .. . ito ay isang napaka-simpleng code at gumagana nang tama .. --------- Entity switclock ay Port (C1, C2, mxcon: sa std_logic; mxout: out std_logic); end switclock; architecture asal ng switclock ay magsisimula mxout

 

[dll_embed]

Kung ikaw ay gumagamit virtex II, magkaroon ng isang subukan ng BUFGMUX. Ito ay dinisenyo upang mux clocks. Baka gusto mong bistahan virtexII datasheet pahina 30. Tungkol

 

[Vonn]

sa kasamaang-palad, Iam usig Spartan II 200K: (

 

[brmadhukar]

Hi, Maaari mong gamitin ang IBUFG bago DLL at gamitin 1x output ng DLL bilang iyong orasan sa gayon ay UCF file ay hindi magbibigay sa error Madhukar

 

[hong_vito]

gamitin dll