Paano upang bumuo ng mga 10.23MHz mula sa 100Mhz orasan!

[42karim]

hoy guys, kailangan ko upang makabuo ng eksaktong 10.23MHz orasan mula sa 100Mhz input orasan, ngunit hindi maunawaan kung paano gawin ang it.Can katawan ilang makakatulong sa akin sa regard.The aparato na ito ay XC2S200 ng Spartan 2 pamilya mula sa Xilinx. Ako gamit verilog coding wika. Regards, Karim

 

[rfmw]

DDS algorithm?

 

[Iouri]

gamitin PLL

 

[ep20k]

Hi Karim, Mayroon akong isang katulad na problema. Ang http://www.edaboard.com/ftopic231988.html Basahin ang sumusunod na dokumento. Ito ay maaaring makatulong sa iyo. Mayroon ding mga source halimbawa. http://www.xilinx.com/bvdocs/appnotes/xapp174.pdf [quote = Iouri] gamitin ang PLL [/quote] Mangyaring, maaari mong ipaliwanag na! ep20k

 

[sheik_vb]

Hi, Maaari mong gamitin ang DCM CLKFX output. 100 * M / N = 10.23. Kung sa M = 4 at N = 39 pagkatapos ay makakakuha ka ng paligid 10.25.

 

[ahmad_abdulghany]

[Quote = sheik_vb] Hi, maaari mong gamitin ang DCM CLKFX output. 100 * M / N = 10.23. Kung M = 4 at N = 39 pagkatapos ikaw ay makakuha sa paligid 10.25. [/Quote] Magandang ideya. PS hindi ko pinapayo sa DCM na umaasa sa iyong disenyo Regards, Ahmad,

 

[ep20k]

[Quote = sheik_vb] Hi, Maaari mong gamitin ang output ng DCM CLKFX. [/Quote] hindi sa tingin ko. XC2S200 ay lamang DLL, hindi DCM. ep20k

 

[telga]

Hi 42karim, Magkaroon ng isang tumingin sa PERL script na magagamit sa: http://fractional-divider.tripod.com/ Telga

 

[wiztronix]

kung paano gawin ang verilog mula sa isang PERL script?? tungkol, wiztronix

 

[ep20k]

[Quote = wiztronix] kung paano gawin ang verilog mula sa isang PERL script? [/Quote] Hanapin sa fracn09.pl script sa fracn09.zip mula sa http://fractional-divider.tripod.com/ Siguro isang panimula:?: Salamat Telga para sa hint: D ep20k

 

[42karim]

[Quote = rfmw] DDS algorithm? [/Quote] Well, i may serched para sa DDS algorithm ,..... ngunit dumating sa iba't-ibang mga ICS na gumagamit ng DDS teknolohiya ...... isang ilang mga sabihin sa akin kung maaari i ipatupad ito algo sa FPGA! Ang isang bagay ay para bang ..... gamit DDS maaari naming bumuo ng anumang frequecy ng humigit-kumulang sa isang third ng kristal dalas katumpakan ng hanggang sa 1 Hz sa ilang mga kaso! Regards, Karim

 

[telga]

42karim, Hanapin @ ang aking unang post sa paksang ito. Ang PERL script ay maaaring bumuo ng para sa U vhdl code na hiniling trabaho. Halimbawa: PERL fracn09.pl-v-f divider 100e6 10.23e6 Ang dalawahan modulus ng divider ay makamit ang isang 0 Hz error generator. Ang lahat ng mga katangian ay naka-embed sa nalikhang na file. Kung hindi mo pa ng isang PERL interpreter, ipaalam sa akin ng isang mensahe at ako-publish sa nalikhang code. Telga

 

[IBO]

Maharmonya generator

 

[echo47]

Ang talakayan na ito ay ilang linggo gulang, ngunit ... Kung ikaw ay gumagamit ng Xilinx Ise, kabilang ang PERL: xilperl.exe. Ang fractional divider ng diskarteng bumubuo nerbiyusin na maaaring hindi kanais-nais para sa application. Ang DDS pamamaraan ay maaaring bumuo ng isang gandang mababang-nerbiyusin orasan, ngunit ito ay nangangailangan ng isang panlabas na DAC, mababang-pass filter, at COMPARATOR. Piliin mo ang nagtitipon lapad upang makamit ang anumang dalas resolution na kailangan mo, o maaari mong gamitin ang isang modulo o non-binary nagtitipon upang makakuha ng isang eksaktong dalas ng ratio.

 

[lianghs]

Kung hindi mo pag-aalaga tungkol sa mga yugto at sukat, maaari mong gamitin ang isang counter upang gawin ito. Kung ang isang tumpak na orasan ay dapat na binuo sa pagmamaneho ng ang disenyo, mas mahusay na mayroon kang ibang osileytor.

 

[global]

Hi, Maaari mong gamitin ang DCM output. 100 * M / N = 10.23. Kung sa M = 4 at N = 39 pagkatapos ay makakakuha ka ng paligid 10.25.

 

[dll_embed]

Kung ang isang 1.15M nerbiyusin ay sa loob ng iyong tolerance level, pagkatapos ng isang simpleng counter ay magagawang upang makagawa ng tumpak ang kinakailangan orasan.

 

[sp3_kapil]

DDS algorithm?