Paano upang baguhin ang isang wave sa isang parisukat na alon?

[oliverlin09]

Minamahal naming lahat, ako nagtataka kung mayroong anumang paraan upang baguhin ang wave (Mangyaring tingnan ang nakalakip na file) sa isang parisukat na alon. Halimbawa, bumuo ng ilang mga uri ng mga circuits o gumamit ng kung anong uri ng mga bahagi??

 

[Logicdevv]

1.The circuit ay nagtatrabaho sa napakababang dalas. 2.Signal ay pag-aayos sa 3.3v sa halip ng 5v at walang bahagi kaalaman, hindi na ito maayos .. kung maaari mong i-post ang circuit ko iminumungkahi sa iyo ng isang mas mahusay na solusyon .. tagay, Logicdevv.co.uk

 

[oliverlin09]

Hiya, Mangyaring tingnan ang nakalakip na file. Na ang aking circuit. "Pulse" ang Aking input. Signal ay mula sa FPGA. Dalas ay 10MHz.

 

[karesz]

Hoy Oliver, mga pls sinusukat signal o simulate? Ako ay karapatan na sa iyong naka-print ng screen ay isang 1MHz signal (o 10x Pinalaking)!? Para sa akin ay tulad ng HF-sukat problema! Ibig mo applyed ilang ng pagkarga sa IC o output ng "libreng"? Kung kailangan mo lamang ng isang kalahati ng driver, kumonekta sa iba pang mga input (Nr4) sa GND ... Dahil wala ka ng mas mahusay na pagkatapos buffering: kung paano ang iyong input signal kalidad pls? Kung ang iyong mga sukat sa setup tama at sa kabila nito ang iyong input signal katulad na "miserable": ilapat pls ilang mababang pass filter sa na ... Nakikita ko dito isang malagong bahagi ng 5.th maharmonya ... K. ba nilagyan mo ng check ang mga script?

 

[FvM]

Isinasaalang-alang ang iyong pangalawang post, hindi ko alam kung ano ang eksaktong ikaw ay humihingi ng? Oo, maaari mong "baguhin" ng lubha ring na signal sa isang parisukat na alon, kung pa rin ito ay nagbibigay-daan sa isang malinaw na antas ng detection. Oo, maaari itong gawin na may COMPARATOR o logic gate na may hysteresis (Schmitt trigger). Ang gate driver IC ay posible na halimbawa ng "pagbabago sa isang parisukat na alon". Ring ay gayunpaman darating na malapit sa mga hangganan, na nagdadala ng panganib ng mga hindi nilalayong Paglipat mga kaganapan. Sila ay maaaring malalang sa kaso ng isang yugto ng kapangyarihan ng MOSFET na nahimok sa pamamagitan ng signal na ito. Namin ang lahat ng alam mo na, na ang FPGA waveform output mukhang ibang. Kaya ang masamang mga kable ay malinaw naman ang dahilan para sa naobserbahang problema. Signal-filter ay maaaring mabawasan ang ring, ngunit ito rin magdagdag ng isang pagkaantala ng signal. BTW, ang isang mas user friendly na paraan upang ipakita ang mga schematic at waveforms i-convert sa *. Bmp sa isang compressed format, eg *. Gif o *. Png at ilakip ang mga ito nang direkta. Kahit bintana paintbrush ay maaaring gawin ang mga conversion at mahusay na libreng tool bilang Irfanview maaari perpektong.

 

[oliverlin09]

Hi karesz,

ako karapatan na sa iyong naka-print ng screen ay isang 1MHz signal (o 10x Pinalaking)!?

aking signal ay 10MHz.

ibig mo applyed ilang ng pagkarga sa IC o ay output ng "libreng"?

Hindi ko ilagay ang anumang ng pagkarga sa IC ng output. Basahin ko ang iyong nakalakip na file. Ipinapakita nito mag-aplay ng ng pagkarga kapasitor. Sa tingin ba ninyo kung ito ay tama upang maglagay ng 1nF kapasitor para sa aking output??

kung paano ang iyong input signal kalidad pls?

aking input signal ay mula sa FPGA. Hindi sa tingin ko ang kalidad ng signal ay mabuti. Kaya naisip ko na upang gamitin ang ilang mga paraan upang mapabuti ang output signal.

ba nilagyan mo ng check ang script?

Mayroon akong hindi. Salamat para sa iyong application tala. Pakiramdam ko ay lubos na kapaki-pakinabang. Oliver [laki = 2] [kulay = # 999,999] Idinagdag pagkatapos ng 16 minuto: [/kulay] [/laki] Hi FvM, Gate driver ICS. Tunog ng isang magandang ideya. Ako ay subukan upang mahanap ang isang angkop na gate ng driver IC na bukas, at idagdag ang mga ito sa bahagi ng aking input.

 

[karesz]

Hi, Ang IR Apll Tandaan ibinigay Cload bilang 1 nF kaysa sa iyong FET ay may ilang mga katulad na (1-3nF) masyadong ... Sa kanila ay mong makita ang marahil ilang beses edge ng 2-300nsec, ngunit loadless sa 10-20 nsec at baka pa ang knowed (malungkot) ringings at iba pa ... Hindi ko makita ang isang koneksyon sa pagitan ng iyong saklaw ng scaling screenprint / oras at 10MHz? ... Ang maaari kong makita lamang 1MHz. Para sa akin ay ang iyong pinakamalaking problema, na ang iyong mga setup / breadboards arent "(RF) malinis"! :-( Paumanhin, ngunit parehong ay sa iyong mga Ops & dito may mga driver ng kalidad ng signal ... Gusto mayroon kang halos (na) mahaba ang linya / wire sa pagitan ng mga bahagi ng mga circuits / equipments Sourch pls para sa application tala ibig sabihin Jim Williams sa pamamagitan ng Linear Technology:? RF / HF tinapay boardings diskarteng / kung paano ko sukatin, ano ang mga epekto ng kamay at kaya on_sorry CA Hindi ko maalala ang eksaktong titels, ngunit ang tao ay mabuti at may maraming script para sa mga problematics Ang pinaka-maaari mong mahanap sa mas lumang Appl Handbooks mula sa lt ... Ko paniniwala; para sa signal kalidad na pagpapabuti dapat mong suriin para sa tamang HF pagbuo / pagsukat ng mga diskarte! K.

 

[Logicdevv]

Ko iminumungkahi upang maglagay ng pullup ng 5v sa output ng FPGA. ipaalam sa akin kung mayroon kang i-configure ang FPGA output pin sa iba pang TTL / CMOS logic .. at alisin ang pulldown mula sa pulso (pinoutput ng FPGA) at maglagay ng schotty diode sa wrt 5v output at gnd. Logicdevv.co.uk bago mong hilingin sa akin tungkol sa 5v tolerance .. Ang nanlilinlang gamit ang mga elemento ng IO ay upang itali ang output pin sa iyong 5V supply ng may isang risistor ng pullup. Pagkatapos kapag gusto mo ng logic 1, ka lamang tristate output at ang pullup drags ang pin sa 5V. Kapag gusto mo ng logic 0, i-un-tristate ang output at output ng logic 0. Cheers, Logicdevv