Paano ulat setup / hold tiyempo sa Sta?

[benny_huang]

Sino ang maaaring sabihin sa akin kung paano mag-ulat ng lahat ng setup at hold tiyempo impormasyon sa Sta?((report_timing-input-delay_type max-max_paths 100)), Thanks.

 

[linuxluo]

hi,
report_timing-min para sa hold report_timing-max para sa setup

 

[hgz]

report_constraint-max_delay para sa setup
report_constranit-min_delay para sa hold

Malugod na pagbati!

 

[eekenneth]

Una sa lahat, ito ay isang mapanlinlang katanungan.
Ako ipalagay na nais mong makuha ang pinakamasama sulok para sa parehong mga setup at humawak ng oras sa iyong disenyo
kaya ang pinakamasama sulok ng setup para sa mga oras na ang mangyayari sa mabagal na sulok at pinakamasama sulok para sa hold na oras
ang mangyayari sa mabilis na sulok,
kung kaya't kapag ikaw ay patakbuhin ang Sta,
kailangan mong i-import ang mga
iba't ibang db
ng mga standard na mga cell, memory db sa Sta script, sa kabilang banda, ikaw ay hindi makakakuha ng ligtas na mga resulta
kapag ikaw tape out

dito ay ang mga utos

report_timing-antala sa max-net-path_type full_clock-max_paths 2000> timing_setup_ss.rpt
report_timing-antala min-net-path_type full_clock-max_paths 2000> timing_general_ss.rpt

ito
ay magandang ka-ulat ng mga paglabag palaging pati na rin

report_constraint-maligoy-all_violators> vio.rpt

 

[realtek]

Kung gumamit ka ng Synopsys PT (primetime) o indayog Buildtgate
maaari kang makakuha ng karagdagang impormasyon at pagkatapos DC
o maaari mong reference sa eBook na ba akong mag-upload
: Http://www.elektroda.pl/eboard/ftopic73639.html