V
viviwei
Guest
Hi, gurus:
Ako ay isang Newbie sa EDA feild.Ngayon, mayroon akong ipatupad ang iic magsusupil na lamang ang sumusuporta sa master & ihatid mode.
Gamitin ko ang Xilinx & synplify pro 7.6 at ModelSim 5.8 upang gayahin at synthese.At ito ay tapos na matagumpay.Ngunit kapag ang pagpunta sa Implimetion, ang ilang mga error ay encounted.Here r sa kanila:
ERROR: Map: 6 - Bad format para sa RLOC pagpilit "X0Y0" sa FDCE simbolo
ERROR: Map: 6 - Bad format para sa RLOC pagpilit "X0Y0" sa FDCE simbolo
ERROR: Map: 52 - Problema nakaranas RPMs processing.
Paano kong gawin?
Ako ay isang Newbie sa EDA feild.Ngayon, mayroon akong ipatupad ang iic magsusupil na lamang ang sumusuporta sa master & ihatid mode.
Gamitin ko ang Xilinx & synplify pro 7.6 at ModelSim 5.8 upang gayahin at synthese.At ito ay tapos na matagumpay.Ngunit kapag ang pagpunta sa Implimetion, ang ilang mga error ay encounted.Here r sa kanila:
ERROR: Map: 6 - Bad format para sa RLOC pagpilit "X0Y0" sa FDCE simbolo
ERROR: Map: 6 - Bad format para sa RLOC pagpilit "X0Y0" sa FDCE simbolo
ERROR: Map: 52 - Problema nakaranas RPMs processing.
Paano kong gawin?