T
Thomson
Guest
hi, Kahit na ako naka-iinom PCI subaybayan bago (nakasulat sa pamamagitan ng Phoenix), at ako hinanap ang web para sa mahabang panahon, pa rin ako sa halip nalilito tungkol sa kung paano sumulat ng isang kwalipikadong Monitor AHB na naka-embed sa kasalukuyang sistema SoC batay sa AHB bus. Una na ko maliit na karanasan sa paggamit ng OVL (OpenVErilog library) at sa paggamit ng systemVerilog isagawa ng mga assertions pagsusulat, ito ay talagang mahirap para sa akin na gawin ang trabaho mula sa simula. Kasalukuyan ko na nakalista ang lahat ng posibleng mga tampok na ang AHB bus ay nakatagpo sa loob ng application, na isama ang AHB Master / alipin at iba pa, ngunit sa kung ano ang lawak ay dapat mga tampok na ito ay maisasakatuparan gamit Verilog o SystemVerilog upang mas mahusay na tumutugma sa SoC ng application? Ko talagang kailangan ang iyong payo sa pagpapatupad ng mga tulad subaybayan kung kayo ay isagawa ito bago! Salamat sa Advance! Thomson