Paano i-synchronize ang dalawang clocks na tumatakbo sa ibang freq?

[gowrimaharaja]

Paano i-synchronize ang dalawang clocks na tumatakbo sa ibang freq?

 

[Fom]

Kung ang pagkakaiba ay maliit na ito ay imposible-synchronize ang mga ito. O gawin mo bang sabihin ay isa ng dalas ng nakatutok sa pamamagitan ng panlabas na signal?

 

[Davood Amerion]

gamitin ang PLL para sa halimbawa CD4046

 

[liujingshu]

Ang aking karanasan ay shoulde constrate sa ang code. Dapat mong susuray-suray ang dalawang clocks.

 

[silencer3]

gamitin ang dalawang flops bilang synchronize flops kapag ang mga siganls cross mula sa orasan domain sa isa pang domain orasan. Sinisiguro nito na ang signal ay latche proeprly sa ikalawang orasan. ito Tinitiyak din nito ang metastable (na pangkalahatan nangyayari sa sitwasyong ito) aviodance.

 

[jjww110]

gamitin ang pagkakamay mode

 

[Nandy]

Kung ikaw ay pakikipag-usap tungkol sa isang orasan sistema receving ang mga data na binuo sa pamamagitan ng isa pang orasan asynchronous. Maaari mong gamitin ang aynchronous FIFO. Kung isa lamang bit pagkakamay signal na kasangkot, maaari mong gamitin ang mga antas ng sinkronisator o pulso-sinkronisator. Nandy www.nandigits.com Netlist Debug / Eco sa GUI mode.

 

[cheelgo]

Nandy tool ay mabuti sa Eco? Ko magkaroon ng isang hitsura, salamat nandy.

 

[Nandy]

Hi cheelgo Oo. GOF, Gates-Sa-the-Lumipad, ay isang graphical Debug netlist / Eco tool. Kasama ko ang isa sa ang designer. Ipaalam sa akin kung mayroon kang anumang mga katanungan. Salamat. Nandy www.nandigits.com Netlist Debug / Eco sa GUI mode.

 

[jelydonut]

hindi ko tunay na maunawaan ang tanong .. ngunit Sumasang-ayon ako sa silencer 3 .. kung gusto mong i-sync sa isang orasan hafta mong gamitin flops sa cross ang orasan domain .. jelydonut

 

[haytham]

Gamitin ang mga synchronizers kapag ka ng may signal ay tumatawid sa hangganan ng orasan

 

[mystique_unbound]

Isang synchroniser circuit na ginamit bilang isang intermediate sa pagitan ng dalawang flops (iba't-ibang mga frequency). Ang synchroniser circuit na ito ay maaaring maging modelo gamit ang dalawang latches isa pinagana gamit ang clk1 at iba pang naka-enable sa pamamagitan ng clk2. Rin variable dalas makakaapekto sa iyong hold oras pagpilit husto kung ang ikalawang kabiguan ay sa mataas na dalas kaysa sa una.

 

[Resistance]

hi, aktwal na maaaring sabihin sa akin kung u nagtatrabaho sa board ng tinapay o sa pagbubuo segment sa isang EDA tool .. Pa rin konsepto ay hindi kinakailangan optimze ang path na u dinisenyo sa pagitan ng dalawang flops sa pamamagitan ng tool .. U ay sa hitsura out para sa mga utos gawin sabihin ay i mail na. u ay maaaring gumamit ng synchroniser circuit constituting latches .. ngunit jus sundin ang mga path maingat na kabilang ang lahat ng mga posibleng mga landas sa kumbinasyon din at kalkulahin ang timing mano-mano na hindi na lumalabag sa set up at hold ang oras .. tungkol.